총 89개
-
디지털 논리실험 1주차 예비보고서2025.05.061. AND 게이트 AND 게이트의 datasheet를 읽는 법을 설명하고, 기본 실험(1)의 회로 결선 방법을 pin 번호를 이용하여 설명하였습니다. VCC와 GND를 직접 결선하면 쇼트가 발생할 수 있으므로 주의해야 합니다. 기본 실험(4)와 응용 실험(2)의 회로 구현 방법도 설명하였습니다. 2. OR 게이트 OR 게이트는 두 개의 입력 값 중 한 개의 값이 1이면 출력 값이 1이 되는 특성을 가지고 있습니다. 응용 실험(1)에서는 OR 게이트와 NOT 게이트가 결합된 회로의 동작을 설명하였습니다. 3. NOT 게이트 NOT ...2025.05.06
-
TTL 논리게이트와 드모르간의 법칙 실험2025.11.161. 드모르간의 법칙 (DeMorgan's Law) 드모르간의 법칙을 이용하여 부울 논리식을 간단하게 하고 개선하는 방법을 학습했다. NAND 게이트로 구성한 회로에서 두 입력이 모두 0인 경우만 출력이 0이 되고 나머지는 1이 되어 OR 게이트와 동일함을 확인했다. 이는 드모르간의 법칙을 적용한 논리식 변환의 실제 사례를 보여준다. 2. XOR 게이트 (Exclusive-OR Gate) XOR 게이트는 두 입력의 상태가 다를 때 출력이 1이고 같으면 0이다. 세 가지 방법으로 구성했다: (1) NOT, AND, OR 게이트 조합으...2025.11.16
-
A+ 연세대학교 기초아날로그실험 4주차 결과레포트2025.05.101. Half wave rectifier 실험 결과 Half wave rectifier 회로를 구현하였고, 입력 전압과 출력 전압을 관찰하였다. 다이오드의 Threshold 전압으로 인해 출력 전압이 입력 전압보다 감소하는 것을 확인하였다. PSPICE 시뮬레이션을 통해 실험 결과와 이론값을 비교하였고, 약간의 오차가 있음을 확인하였다. 2. Voltage clipper 실험 결과 Voltage clipper 회로를 구현하였고, 입력 전압과 출력 전압을 관찰하였다. 두 개의 다이오드가 서로 반대 방향으로 연결되어 있어 Thresho...2025.05.10
-
기초전자회로실험 (전체리포트)2025.01.181. 전자회로 기본 실험 이번 실험에서는 전자회로의 기본적인 계측기 사용법과 직병렬 회로, 다이오드 회로 설계 및 기판 납땜 실습을 진행했습니다. 저항, 멀티미터, 파워서플라이, 브레드보드 등의 기본 소자와 회로 구성 방법을 익혔고, 전압 분배 법칙, 전류 분배 법칙, KVL, KCL 등 전자회로의 기본 이론을 학습했습니다. 또한 다이오드의 특성과 정류 회로에 대해서도 실험을 진행했습니다. 2. 트랜지스터 특성 실험 2주차에는 트랜지스터의 종류와 리드선 확인, 트랜지스터 회로 구성 및 전압/전류 측정 실험을 진행했습니다. 트랜지스터...2025.01.18
-
[A+, 에리카] 2021-1학기 논리설계및실험 디지털IC 개요, 조합논리회로 실험결과보고서2025.05.011. 디지털 논리회로 디지털 논리회로는 아날로그 회로와 달리 불연속적인 값을 가지며, 논리적이고 계산이 용이하여 대부분의 설계에 활용됩니다. 논리회로는 논리 게이트를 이용하여 구성되며, 조합논리회로와 순차논리회로로 구분됩니다. 조합논리회로는 입력에 의해서만 출력이 결정되는 반면, 순차논리회로는 입력과 현재 상태에 따라 출력이 결정됩니다. 본 실험에서는 주어진 진리표를 2 level AND-OR 논리회로와 NAND 게이트만을 이용하여 구현하는 것을 목적으로 합니다. 2. 부울 대수 부울 대수는 이진 변수의 논리 동작을 다루는 산술연산...2025.05.01
-
디지털집적회로설계 XOR 게이트 레이아웃 설계 및 시뮬레이션2025.11.151. Full CMOS XOR GATE 설계 트랜지스터 레벨에서 CMOS XOR 게이트를 직접 구현한 방식으로, 4개의 PMOS와 4개의 NMOS를 중앙 논리 부분에 사용하고 4개의 인버터를 포함하여 총 12개의 트랜지스터로 구현되었다. Mobility 비율 μn/μp = 2를 만족시키기 위해 wp = 2wn으로 설정하여 pull-up 네트워크의 PMOS 폭을 pull-down 네트워크의 NMOS 폭의 두 배로 디자인했다. 가로 11.46 μm, 세로 12.12 μm의 크기로 면적은 138.90 (μm)²이다. 2. Subcell ...2025.11.15
-
[논리회로실험] 실험1. Basic Gates 결과보고서2025.05.081. 전자공학도의 윤리 강령 전자공학도로서 전자공학이 전 세계 인류의 삶에 끼치는 심대한 영향을 인식하여 우리의 직업, 동료와 사회에 대한 의무를 다하고 최고의 윤리적, 전문적 행위를 수행할 것을 다짐하는 IEEE 윤리 헌장에 대해 설명하고 있습니다. 2. 기본 논리 게이트 실험 AND, OR, NAND, NOR, NOT 게이트 등 기본적인 논리 게이트들을 설계하고 입력에 따른 출력 결과를 확인하는 실험을 수행하였습니다. 각 게이트의 특성을 이해하고 실험 결과를 통해 검증하는 과정을 설명하고 있습니다. 3. 복합 논리 회로 실험 A...2025.05.08
-
디지털논리회로 4장 연습문제 풀이2025.11.131. 디지털논리회로 디지털 시스템의 기본을 이루는 논리회로는 이진 신호(0과 1)를 처리하는 전자회로입니다. 논리게이트(AND, OR, NOT 등)를 조합하여 복잡한 디지털 기능을 구현하며, 컴퓨터와 모든 디지털 장치의 핵심 구성 요소입니다. 디지털논리회로 학습은 전자공학, 컴퓨터공학 전공자들의 필수 기초 과목입니다. 2. 논리게이트 및 부울대수 논리게이트는 AND, OR, NOT, NAND, NOR, XOR 등의 기본 게이트로 구성되며, 이들의 조합으로 복잡한 논리 회로를 설계합니다. 부울대수는 논리 회로를 수학적으로 표현하고 최...2025.11.13
-
디지털회로실험: 기본논리함수와 RS래치2025.11.151. XOR 게이트 등가회로 74LS04, 74LS08, 74LS32 칩을 사용하여 XOR 게이트 등가회로를 구성하는 실험이다. XOR 게이트는 두 개의 입력이 서로 다를 때만 출력이 1이 되는 논리회로이며, 신호 1은 5V 전압, 신호 0은 접지를 의미한다. 오실로스코프로 출력값을 확인할 수 있으며, 신호 1일 때 그래프가 5V 위치로 평행이동한다. 게이트 칩의 데이터시트 확인과 GND, Vcc 연결이 중요하다. 2. RS 래치(RS-Latch) NAND 게이트로 구성한 RS 래치의 동작원리를 다루는 실험이다. R=1, S=0일 ...2025.11.15
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트2024.12.311. 논리회로의 단순화 논리게이트의 조합을 통해 복잡한 논리적 함수관계를 구현할 수 있다. 진리표, 부울대수, 논리회로도를 사용하여 논리회로를 표현할 수 있으며, 이 세 가지 방법은 서로 1:1 대응관계가 있다. 논리회로를 설계할 때는 진리표를 작성하고, 이를 논리식으로 표현한 뒤 부울대수 법칙을 적용하여 단순화하는 과정을 거친다. Karnaugh-map(K-map)을 활용하면 논리식을 더욱 효율적으로 단순화할 수 있다. 2. Karnaugh-map을 통한 논리회로 단순화 Karnaugh-map(K-map)은 진리표를 2차원적으로 ...2024.12.31
7 / 9
