총 244개
-
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계2025.04.291. 조합 논리 회로 조합 논리 회로란, 논리 회로에서 그 출력이 생각하고 있는 시점에서의 회로 입력 값만으로 정해지는 회로를 의미한다. 본 실습 9에서는 이러한 조합 논리 회로의 예로 두 개 이상의 수를 입력하여 이들의 합을 출력으로 나타내는 회로인 가산기 회로를 설계해보았다. 본 실습 9를 통해 조합논리회로의 예시인 전가산기의 동작과 기능에 대해 학습할 수 있다. 2. 전가산기 회로 설계 첫 번째 실험으로, AND/OR gate를 이용하여 전가산기를 설계한 결과, 전가산기 진리표와 동일하게 동작하는 것을 확인할 수 있었다. 두 ...2025.04.29
-
A+ 2022 중앙대학교 전자회로설계실습 예비보고서 9 피드백 증폭기 (Feedback Amplifier)2025.05.011. Series-Shunt 피드백 회로 설계 Series-Shunt 피드백 회로를 설계하고 시뮬레이션을 통해 입출력 transfer characteristic curve를 확인했습니다. Op amp의 이득이 충분히 크다고 가정하면 입력 임피던스는 무한대, 출력 임피던스는 0에 가까운 값이 되어 입력 전압과 피드백 전압이 같아지게 됩니다. 따라서 출력 전압은 입력 전압과 피드백 저항 비에 의해 결정됩니다. 시뮬레이션 결과 출력 전압이 입력 전압의 2배가 되는 것을 확인할 수 있었습니다. 2. Series-Series 피드백 회로 설...2025.05.01
-
기초실험1 AND, OR GATE 3주차 결과보고서-틴커캐드2025.05.031. 2 input AND Gate 2 input AND Gate의 입출력 특성을 확인했다. 입력이 모두 1인 경우에만 출력이 1이고, 입력 중 0이 하나라도 포함되어 있으면 출력이 0이 된다. 입력이 A와 B인 경우, 출력은 AB, A와 B의 곱 형태로 나타낼 수 있다. 2. 2 input OR Gate 2 input OR Gate의 입출력 특성을 확인했다. 입력이 모두 0인 경우에만 출력이 0이고 입력 중 하나라도 1이 존재하면 출력값은 1이 된다. 입력이 A와 B일 때 출력은 A+B의 형태로 나타낼 수 있으며, 1+1인 경우에...2025.05.03
-
Op Amp를 이용한 다양한 Amplifier 설계 결과보고서 중앙대학교 전자회로설계및실습2025.04.271. Op Amp 증폭기 설계 Op Amp는 고입력 저항, 저출력 저항, 높은 개방 이득이 특징이며 +입력단자와 -입력단자간 전압차를 증폭시키는 기능을 지닌 증폭기이다. 실험을 통해 Inverting/non-Inverting Amplifier 설계를 수행하고 입출력 전압을 측정하여 이득을 계산하고 이론값과 비교하였다. 또한 입출력 전압이 동일할 때의 주파수를 측정하고 왜곡되기 전 출력파형을 측정하였다. 2. Inverting Amplifier 동작 Inverting Amplifier를 구현하고 입력전압과 출력전압을 측정하였다. 설계...2025.04.27
-
중앙대학교 아날로그및디지털회로설계실습 9차 결과보고서2025.01.041. 전가산기 회로 설계 이번 실험실습에서는 입력 조합에 따라 출력이 결정되는 조합 논리 회로를 설계하는 방법을 익히고, 조합 논리 회로의 가산기 회로 중 전가산기 회로를 설계하였습니다. Inverter와 AND/OR gate를 활용하여 전가산기를 설계하였고, 전가산기의 진리표와 일치하게 동작하였습니다. 또한 XOR gate를 통해 S, AND/OR gate를 통해 Cout을 출력하는 전가산기를 설계하였고, 이 방식이 AND/OR gate를 이용한 전가산기보다 더 적은 수의 gate를 통해 단순하고 효율적으로 설계할 수 있다는 것을...2025.01.04
-
Thevenin & Norton 정리 / 중첩의 원리 & 가역 정리 예비 보고서2025.04.271. Thevenin 정리 Thevenin 정리는 복잡한 회로망의 어느 특정된 한 지로의 전류나 혹은 전압을 구하는데 매우 편리한 방법을 제시해 준다. 모든 선형회로망은 한 개의 등가전압원 Vth와 한 개의 등가저항 Rth의 직렬 연결로 대치할 수 있다는 내용이다. Vth는 개방회로 전압이고, Rth는 회로에 존재하는 모든 독립 전원들을 제거한 다음, 단자에서 회로 쪽으로 들여다본 저항이다. 2. Norton 정리 Norton 정리는 주어진 회로망을 임의의 두 단자를 기준으로 관찰할 때 등가전류 전원 In과 한 개의 등가저항 Rn을...2025.04.27
-
A+맞은_전기전자기초실험2_일반실험6_결과보고서_op-amp특성,Schmitt trigger,unitygain voltage follower2025.05.101. op Amp의 입출력 전달 특성(No Feedback) op Amp의 입출력 전달 특성(No Feedback)에 대해 설명하고 있습니다. Vin+가 Vin-보다 크면 출력전압 Vout이 VH(10V)값이 되고, Vin+가 Vin-보다 작으면 Vout이 VL(0V)값이 됩니다. 또한 Vin+와 Vin-의 전압차(Vd)가 0.1mV 이하가 되면 Vout이 VH와 VL 사이의 의미 있는 값을 갖게 됩니다. 2. Schmitt Trigger (Positive Feedback) Schmitt Trigger 회로에 대해 설명하고 있습니다...2025.05.10
-
실험 11_공통 소오스 증폭기 예비 보고서2025.04.271. 공통 소오스 증폭기 이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다. 2. MOSFET 소신호 등가회로 MOSFET이 포화영역에서 ...2025.04.27
-
전자회로실험 과탑 A+ 예비 보고서 (실험 8 공통 베이스 증폭기)2025.01.291. 공통 베이스 증폭기 공통 베이스 증폭기는 베이스를 공통 단자로 사용하는 트랜지스터 증폭기 회로로, 주로 고주파 증폭기로 사용된다. 이 회로에서 입력 신호는 이미터에 인가되며, 출력 신호는 컬렉터에서 얻어진다. 베이스는 고정된 전압을 유지하며 입력과 출력 사이에서 공통 노드로 동작한다. 공통 베이스 회로는 전압 증폭에는 유리하며, 입력 신호에 비해 출력 신호가 크게 증폭된다. 또한 입력 임피던스가 매우 낮고 출력 임피던스가 비교적 높다. 2. 공통 베이스 증폭기의 특성 공통 베이스 증폭기의 특성은 다음과 같다: 1) 전류 이득은...2025.01.29
-
실험 02_정류회로 예비 보고서2025.04.271. 정류회로 정류회로는 교류 전압을 직류 전압으로 변환하는 중요한 회로입니다. 반파 정류회로, 전파 정류회로, 브리지 정류회로 등 다양한 정류회로 구조가 있으며, 각각의 동작 원리와 입출력 특성이 다릅니다. 반파 정류회로는 한 주기 중 반 주기 동안만 정류 동작을 하지만, 전파 정류회로와 브리지 정류회로는 전 주기에 걸쳐 정류 동작을 합니다. 또한 필터 커패시터를 추가하면 리플이 감소하는 피크 정류회로를 구현할 수 있습니다. PSpice 시뮬레이션을 통해 각 정류회로의 입출력 파형을 확인할 수 있습니다. 1. 정류회로 정류회로는 ...2025.04.27
4 / 25
