총 40개
-
Step Motor Driver 예비보고서2025.04.271. Wien bridge 회로 설계 Wien bridge 회로에서 V+와 V-의 관계식을 구하고, 1.63kHz에서 발진하는 Wien bridge 회로를 설계하였습니다. 전압 분배 공식을 이용하여 관계식을 도출하였고, 설계 조건인 C=100nF, f=1.63kHz를 고려하여 R1과 R2 값을 결정하였습니다. 2. Wien bridge Oscillator 설계 Wien bridge oscillator를 설계하고, Simulator의 Time-domain에서 출력 파형과 FFT plot을 통해 발진 주파수를 확인하였습니다. 또한 다이...2025.04.27
-
A+ 받을 수 있는 중앙대학교 전기회로설계실습 설계실습 8. 인덕터 및 RL회로의 과도응답2025.05.151. RL회로의 과도응답 먼저 오실로스코프를 이용하여 RL회로의 파형들과 시정수를 측정하였다. EXCEL을 이용하여 Simulation 계산결과와 비교하였다. 이때 6%의 큰 오차가 발생하였다. 함수발생기의 내부저항과 인덕터의 저항을 고려하여 계산하면 -0.014%가 관측되었다. 이 작은 오차는 가변저항의 조절과 정확하지 않은 인덕터의 값 때문이다. RL회로는 RC회로와 다르게 입력파형의 offset값이 변했을 때 저항전압도 같이 평행이동함을 확인할 수 있었다. 또한 오실로스코프의 -단자가 접지에 연결됨을 이용하여 잘못된 회로의 연...2025.05.15
-
전자회로실험 A+ 7주차 결과보고서(BJT Amp Biasing)2025.05.101. BJT Amp Biasing 이 실험에서는 BJT 증폭기의 바이어싱 방법에 대해 학습하고 각 방법의 장단점을 비교했습니다. 실험에서 다룬 바이어싱 방법은 Simple Biasing, Resistive Divider Biasing, Resistive Divider Biasing with Emitter Degeneration, Self-biasing 등입니다. 각 방법의 특성을 실험 결과를 통해 확인했으며, 저항 값 변화에 따른 민감도, 안정성, 효율성 등을 분석했습니다. 실험 결과를 통해 BJT 증폭기 설계 시 적절한 바이어싱 ...2025.05.10
-
Difficult Airways2025.01.031. Difficult Airways 어려운 기도 관리를 위해 산소화 최적화, 비침습적 환기, 기관 삽관 실패 시 외과적 기도 확보 등의 방법을 사용할 수 있다. 기도 확보가 어려운 상황에서는 기관절개술, 윤상갑상막절개술, 바늘 윤상갑상막절개술 등의 외과적 기도 확보 방법을 고려해야 한다. 이러한 방법들의 적응증과 합병증에 대해 숙지하고 있어야 한다. 1. Difficult Airways Difficult airways pose a significant challenge in the field of anesthesiology and...2025.01.03
-
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers2025.01.201. Flip-flops 실험을 통해 flip-flop의 종류와 동작 원리를 이해했습니다. SR latch, D latch, JK flip-flop, T flip-flop 등 다양한 flip-flop의 특성을 확인했고, 특히 setup time과 hold time, propagation delay 등의 개념을 배웠습니다. 이를 통해 순차 논리회로 설계 시 고려해야 할 중요한 요소들을 학습했습니다. 2. Registers 여러 개의 flip-flop을 직렬 또는 병렬로 연결하여 register를 구현하는 방법을 배웠습니다. regis...2025.01.20
-
성인과 아동의 교육 방법 차이2025.01.051. 성인교육 이론 성인교육 이론인 안드라고지는 성인 학습자의 특성을 반영하여 학습 분위기 형성, 상호 계획화, 학습 요구 진단, 학습 목표 공식화, 학습 활동 설계, 학습 계획 실행, 학습 결과 평가 등 7단계로 구성된다. 이는 아동교육 이론인 페다고지와 구분되는데, 페다고지는 교사 중심의 권위주의적이고 경쟁적인 분위기에서 교사가 주도적으로 계획, 진단, 목표 설정, 활동 설계 및 평가를 수행한다. 2. 성인교육 방법 성인교육 방법인 안드라고지는 상호 존중과 협력적, 비형식적인 분위기 조성, 교수자와 학습자의 상호 계획화, 상호 ...2025.01.05
-
중앙대 Common Emitter Amplifier 설계 예비보고서2025.05.051. Gain Gain은 출력이 입력과 닮은꼴 일 때만 의미가 있다. 그러나 입력전압이 10 mVpp인 경우 출력파형이 왜곡(distortion) 되므로 gain의 의미가 없어진다. 2. 입력신호 크기 감소 입력신호의 크기를 줄이기 위하여 단자와 접지 사이에 50 Ω보다 작은 저항을 연결한 회로에 대하여 전압 이득이 95% 이상이 되도록 저항을 PSPICE로 구한다. 이 저항과 function generator 출력저항 50 Ω은 voltage divider가 되어 증폭기의 입력전압이 낮아지므로 overall voltage gain...2025.05.05
-
중앙대 전자회로 설계 실습 예비보고서 7_Common Emitter Amplifier의 주파수 특성2025.01.111. Common Emitter Amplifier의 주파수 특성 이전 실험의 2차 설계 결과회로에 대하여 모든 커패시터의 용량을 10uF으로 하고 CE 증폭기에 100㎑, 20mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE로 Simulation하였다. 출력전압의 최대값은 152mV, 최솟값은 -137mV이다. 입력신호의 주파수가 10㎐에서 10㎒까지 변할 때 CE amplifier의 주파수 특성을 PSPICE로 simulation하여 그래프로 그렸다. 입력신호의 주파수가 10㎐에서 Unit gain frequency까지 변...2025.01.11
-
인하대 VLSI 설계 2주차 inverter2025.05.031. Inverter 회로의 개념 Inverter 회로는 입력이 0일 때 출력으로 1이 출력되고 입력이 1이면 출력으로 0을 출력하는 회로를 말한다. CMOS Inverter 회로는 VDD에 PMOS, GROUND에 NMOS가 연결되어 있으며, 입력 신호가 1일 때 PMOS는 OFF, NMOS는 ON이 되어 출력 단자 Y가 VDD와 차단되고 GND와 연결되어 0의 값을 출력하며, 입력 신호가 0일 때 PMOS는 ON, NMOS는 OFF가 되어 출력 단자 Y가 VDD와 연결되고 GND와 차단되어 1의 값을 출력한다. 2. Invert...2025.05.03
-
중앙대학교 아날로그및디지털회로설계실습 신호 발생기2025.05.101. Wien bridge 신호발생기 설계 및 제작 이번 실험에서는 일정한 주파수와 위상, 크기를 가진 주기 함수를 발생시키는 신호 발생기를 설계하였다. Op amp에 인가되는 저항의 크기로 원하는 주파수와 gain을 설정하고, 다이오드를 연결하여 왜곡이 덜 발생하는 회로를 구성하였다. 첫 번째 실험으로 다이오드를 추가하지 않은 신호발생기에서는 발진 주파수가 1.667kHz가 나왔고, 두 번째 실험으로는 다이오드를 추가한 안정된 신호발생기는 발진주파수가 1.613 kHz가 나왔다. 첫 번째, 두 번째 실험의 출력파형을 비교해보고, ...2025.05.10
3 / 4
