총 298개
-
이미터 팔로워 회로의 특성 분석2025.01.291. 이미터 팔로워 회로 이미터 팔로워 회로는 베이스에 입력된 신호가 이미터로 전달되며, 출력 신호는 입력 신호와 같은 위상을 가지지만 전압 이득이 거의 1인 특징을 갖는 회로입니다. 이 회로는 주로 전류 이득을 높이기 위해 사용되며, 출력 임피던스를 낮추고 입력 임피던스를 높이는 데 유리합니다. 실험을 통해 이미터 팔로워 회로의 전압 이득, 입력 저항, 출력 저항, 전류 증폭 특성을 분석하였습니다. 실험 결과, 이미터 팔로워는 전압 증폭보다는 전류 증폭에 유리한 회로로, 입력 전압이 증가할 때 출력 전류가 증폭되면서도 안정적인 출...2025.01.29
-
전기전자공학실험-차동 증폭기 회로2025.04.301. 차동 증폭기 회로 차동 증폭기 회로는 플러스와 마이너스 입력단자를 가진 회로이다. 두 입력에 인가된 신호에서 위상이 반대인 신호성분은 크게 증폭되지만 동상인 신호성분은 출력에서 상쇄된다. BJT 차동 증폭기 회로와 FET 차동 증폭기 회로의 특성을 이해하고, 차동 전압이득과 공통모드 이득을 계산하고 측정하였다. 또한 전류원을 가진 차동 증폭기의 DC 바이어스와 AC 동작을 분석하였다. 1. 차동 증폭기 회로 차동 증폭기 회로는 전자 회로 설계에서 매우 중요한 역할을 합니다. 이 회로는 두 개의 입력 신호 간의 차이를 증폭하여 ...2025.04.30
-
전자회로설계 및 실습6_설계 실습6. Common Emitter Amplifier 설계_예비보고서2025.01.221. Common Emitter Amplifier 설계 Rsig = 1 Ω, RL = 2 kΩ, VCC = 12 V인 경우, β = 100인 NPN BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(Av)이 -100 V/V인 emitter 저항사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가한다. 설계 과정에서 Early effect를 무시하고 이론부의 overall voltage gain Gv 식을 사용하여 RC를 결정하고, Rin, IC, IB, IE, VC, VE, VB, RE, ...2025.01.22
-
서강대학교 고급전자회로실험 2주차 예비/결과레포트 (A+자료)2025.01.211. 전력증폭기 이번 실험에서는 전력증폭기 회로를 구성하고 분석하였다. 실험회로 1에서는 op amp를 이용한 반전증폭기를 구현하였고, 실험회로 2에서는 푸시풀 증폭기를 구현하였다. 실험회로 3에서는 반전증폭기와 푸시풀 증폭기를 연결한 2단 전력증폭기를 구현하였다. 각 회로의 동작 원리와 특성을 분석하고, 시뮬레이션 및 실험 결과를 비교하였다. 또한 설계 과제를 통해 원하는 특성의 전력증폭기를 직접 설계하고 구현하였다. 2. 반전증폭기 실험회로 1에서는 op amp를 이용한 반전증폭기를 구현하였다. 반전증폭기는 입력 신호의 전압을 ...2025.01.21
-
실험 21_차동 증폭기 심화 실험 예비보고서2025.04.281. 차동 증폭기 이 실험에서는 능동 부하를 사용한 차동 증폭기(differential amplifier)를 구성하여, 전압 이득과 CMRR을 측정하고자 한다. 차동 증폭기는 공통 모드 제거비(CMRR)가 중요한 특성이며, 이를 위해 부하 저항과 트랜지스터의 매칭이 중요하다. 능동 부하를 사용하면 저항 부하에 비해 공정 변화에 강하고 추가 비용이 들지 않는 장점이 있다. 2. 공통 모드 제거비(CMRR) 공통 모드 제거비(CMRR)는 차동 증폭기의 중요한 특성으로, 차동 입력과 공통 모드 입력에 대한 이득 비율을 나타낸다. CMRR...2025.04.28
-
[A+, 에리카] 회로이론응용및실험레포트 10. OP Amp의 기초 회로2025.05.151. OP Amp OP Amp는 연산증폭기로서 여러 개의 트랜지스터로 구성된 차동 선형 증폭기이다. 실제 OP Amp의 이득은 상당히 크지만 그 값은 유한하며 인가한 전압보다 더 큰 출력 전압은 나올 수 없다. 또한 실제 OP Amp에서의 전압 이득은 단순한 상수가 아니고 주파수와 상관 관계를 가진다. 2. Inverting Amplifier op amp의 + 단자는 접지되어 있다. Op amp에서 + 단자와 – 단자 는 같은 전압을 유지하기 때문에 + 단자와 – 단자는 그라운드 전압 0V를 유지하고 있다. op amp로 흘러 들어...2025.05.15
-
[A+] 전자회로설계실습 4차 예비보고서2025.05.101. MOSFET 소자 특성 측정 이 보고서의 목적은 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor) 소자의 특성(문턱전압 VT, 전류계수 kn, 전압이득 gm)을 데이터시트를 이용하여 구하고, 회로를 설계 및 구현하여 전압 변화에 따른 전류를 측정하고 이를 통해 소자의 특성을 구하는 것입니다. 실험에 사용된 MOSFET은 2N7000 모델이며, 데이터시트 정보를 활용하여 VT와 kn을 계산하고, kn을 이용해 VOV=0.4V일 때의 gm 값을 구했습니다. 또한 OrCAD PS...2025.05.10
-
실험 10_MOSFET 바이어스 회로 결과 보고서2025.04.281. MOSFET 바이어스 회로 MOSFET을 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며, 이때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC 바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 MOSFET을 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 공부하고, 실험을 통하여 그 동작을 확인하고자 한다. 2. MOSFET 바이어스 회로 구성 실험회로 1에서 드레인 전압이 8V, 드레인 전류가 1mA가 되도록 R_S, R_1, R_2를 구하였다...2025.04.28
-
전자공학실험 8장 공통 베이스 증폭기 A+ 예비보고서2025.01.131. 공통 베이스 증폭기 공통 베이스 증폭기는 입력 임피던스가 적기 때문에 전류를 잘 받아들이는 특성을 지니고 있다. 이 실험에서는 공통 베이스 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다. 공통 베이스 증폭기의 전압 이득은 g_m R_C로 표현할 수 있으며, 입력 임피던스는 1/g_m으로 구할 수 있다. 공통 베이스 증폭기는 임피던스가 수십 ohm 정도로 매우 작으므로, 전압을 받아들이는 용도보다는 전류를 받아들이는 용도로 많이 사용된다. 2. 공통 베이스 증폭기 회로 분석 실험회로...2025.01.13
-
전자회로실험 과탑 A+ 예비 보고서 (실험 18 증폭기의 주파수 응답 특성)2025.01.291. 공통 소스 증폭기의 주파수 응답 특성 이 실험에서는 공통 소스 증폭기의 주파수 응답 특성을 실험하여 대역폭(bandwidth)의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악한다. 증폭기에 사용되는 트랜지스터 내부의 기생 커패시턴스로 인해 주파수에 따라 전압 이득 및 위상이 변하며, 대역폭은 증폭기의 전압 이득이 유지되는 주파수 범위를 나타낸다. 실험을 통해 이득 대역폭 곱의 관계를 이해하고자 한다. 2. 공통 소스 증폭기의 소신호 등가 모델 실험 회로를 소신호 등가 모델을 사용하여 표현하고, 입력단에서 바라본 입력 저항...2025.01.29
3 / 30
