총 81개
-
인하대 VLSI 설계 3주차 NAND,NOR,AND,OR2025.05.031. Rule of Conduction Complements(Dual) NAND gate 회로에서 PMOS는 병렬 연결되어 두 Input 중 하나라도 0일 경우 Y 노드가 VDD와 연결되어 1이 출력되는 Pull-up network를 구성하고, NMOS는 직렬 연결되어 두 Input 모두 1일 때만 Y 노드가 GND와 연결되어 0이 출력되는 Pull-down network를 구성한다. Complementary CMOS Logic gates는 PMOS Pull-up network와 NMOS Pull-down network로 구성되며,...2025.05.03
-
회로이론및실험1 15장 LC필터 회로 A+ 결과보고서2025.01.131. Low-pass Filter 실험 1에서는 주파수가 증가할수록 저항에 걸리는 전압이 감소하는 것을 확인하였다. 이를 통해 Low-pass Filter의 특성을 이해할 수 있었다. 2. High-pass Filter 실험 2에서는 주파수가 증가할수록 저항에 걸리는 전압이 커지는 것을 확인하였다. 이는 High-pass Filter의 특성으로, 높은 주파수에서 신호가 통과되는 것을 알 수 있었다. 3. Band-pass Filter 실험 3에서는 1500Hz일 때 가장 큰 전압이 걸렸고 다른 주파수에서는 전압이 감소하는 것을 확인...2025.01.13
-
A+ 지역사회간호학 CASE STUDY 소음성난청 케이스2025.04.281. 소음성 난청 소음성 난청(수정본)(noise induced deafness)은 괴롭고 원치 않는 큰 소리인 소음에 의해 발생하는 감음 신경성 난청입니다. 소리를 감지하는 기관인 달팽이관이 손상되어 특히 외유모세포가 주로 손상받게 됩니다. 소음에 의해 청신경 세포가 피로해지고 퇴화하여 발생하며, 일시적 난청과 영구적 난청으로 구분됩니다. 소음 노출 기준을 초과하는 사업장이 많고 소음성 난청 유소견자가 많아 예방과 보호구 착용의 중요성이 강조됩니다. 2. 소음성 난청의 원인 소음성 난청의 원인은 소리의 전달경로에서 달팽이관 내 청...2025.04.28
-
[전자회로응용] Two stage CS amplifier circuit 결과레포트 (만점)2025.01.281. Two stage CS amplifier circuit 이 실험에서는 Two stage CS amplifier circuit을 구현하고 이론적으로 계산한 전압이득과 시뮬레이션 및 측정값을 비교하는 것이 목표입니다. 1단 CS 증폭기의 전압이득은 -gm*RL/(1+gm*RL)이고, 2단 CS 증폭기의 전압이득은 -gm*RL/(1+gm*RL)입니다. 따라서 전체 전압이득은 1단과 2단의 전압이득을 곱한 값이 됩니다. Multisim과 MyDAQ을 사용하여 회로를 구성하고 Oscilloscope로 입출력 파형을 확인하여 이론값과 비...2025.01.28
-
홍익대학교 집적회로설계 최종프로젝트2025.04.261. 3-stage Pseudo-Differential Ring Oscillator 프로젝트는 3-stage Pseudo-Differential Ring Oscillator와 Frequency Divider 회로를 설계하는 것이다. 먼저 PMOS와 NMOS의 크기 비율을 3:1로 설정하고, TSPC D-Flip Flop 구조를 사용하여 Frequency Divider를 구현하였다. 회로의 Capacitance 성분을 고려하여 Duty Cycle을 50%로 맞추기 위해 노력하였다. 또한 Cross Coupled Inverter를 활용...2025.04.26
-
아날로그 및 디지털 회로 설계 실습 결과보고서5 전압제어발진기2025.05.151. 전압제어 발진기 회로 구현 이번 설계실습에서는 BJT와 적분기와 슈미트 트리거를 구현하여 이를 통해 쌍안정회로를 구성하여 전압을 통해 발진 주파수를 제어할 수 있는 전압제어 발진기를 제작하여 실습하였다. 먼저, 슈미트 트리거는 high 값과 low값을 출력으로 나타내는 일종의 analog신호를 digital신호로 바꿔줄 수 있는 회로이다. 이런 회로를 통하여, 인가하는 전압 Vc를 변화시켜가며 변화하는 발진주파수를 확인하였다. 2. 전압제어 발진기 동작 분석 먼저, 입력전압은 0.5V부터 4.5V까지 0.5V씩 일정한 간격으로...2025.05.15
-
[A+] 중앙대학교 전자회로 설계실습 결과보고서 7. Common Emitter Amplifier의 주파수 특성2025.04.291. Common Emitter Amplifier 본 실험에서는 Common emitter amplifer의 주파수 특성을 측정하였다. 첫 번째 실험에서는 설계실습 06에서 2차 설계를 완료한 common emitter amplifer를 구현하고, Bias를 측정하였다. Bias가 PSPICE의 결과와 오차율 1% 정도의 정확한 값을 보였지만, 는 13.3%의 큰 오차율을 보였고, 이는 [㎂]라는 매우 작은 단위 때문이라 생각하였다. 는 에 의존하므로 동일하게 큰 오차율을 보였다. max min는 2차 설계를 통해 을 연결하여 95...2025.04.29
-
인하대 VLSI 설계 4주차 XOR2025.05.031. XOR Gate XOR Gate는 두 입력 값이 서로 다른 경우 1을, 서로 같은 경우 0을 출력하는 gate로 배타적 논리합이라고도 한다. 이를 나타내는 진리표를 보면 입력 신호가 서로 같을 경우 0, 서로 다를 경우(배타적인 경우) 1이 출력됨을 알 수 있다. 이 진리표를 토대로 카르노맵을 그려서 입력식을 구하면 X = AB' + A'B가 나온다. 2. Transistor level layout transistor level layout을 그리는 과정을 살펴보면 NMOS network에 A와 B를 직렬 연결해 AB, A'과...2025.05.03
-
A+ 연세대학교 기초아날로그실험 5주차 결과레포트2025.05.101. Inverting amplifier 실험 결과 그림1과 같이 Inverting amplifier 회로를 빵판에 구성하였다. 저항 을 사용하였으며 저항 는 47과 150k 두가지를 사용하였다. 또한 myDAQ를 이용하여 Op-amp의 전원단자 , 에 각각 15V와 -15V를 걸어주었다. 입력 전원은 진폭 0.1V (=0.2)와 주파수 1kHz의 교류 전원으로 설정하였다. 실험 결과 매우 작은 오차율이 나왔으며 입력 파형과 출력 파형이 서로 반대인 것을 확인할 수 있었다. Bode plot 분석 결과 특정 주파수보다 커지면 gai...2025.05.10
-
아주대학교 기초전기실험 A+ 예비보고서 Ch. 14, 15 (AC) 영문2025.05.031. Parallel Resonant Circuits 실험 목적은 R-L-C가 병렬로 연결될 때 주파수에 따른 전압과 전류의 변화를 이론적으로 계산하고 실험을 통해 확인하는 것입니다. 공진 주파수를 이론적으로 계산하고 실험을 통해 확인하며, 주파수 변화에 따른 입력 임피던스를 측정하고 품질 계수와 대역폭의 관계를 확인합니다. 2. Passive Filters 실험 목적은 R-C를 사용한 고역 통과 필터를 제작하고 실험을 통해 검증하며, R-L-C를 사용한 대역 통과 필터를 제작하고 실험을 통해 확인하는 것입니다. 3. Impedan...2025.05.03
2 / 9
