총 217개
-
A+ 2022 중앙대학교 전자회로설계실습 예비보고서 3 Voltage Regulator 설계2025.05.011. 전자회로설계실습 이 보고서는 중앙대학교 전자회로설계실습 수업의 예비보고서입니다. 학생은 Voltage Regulator 회로를 설계하고 PSPICE 시뮬레이션을 수행했습니다. 설계 과정에서 부하 저항, 변압기 권선비, 커패시터 값 등을 계산하고 시뮬레이션 결과를 분석했습니다. 2. 전압 조절기 설계 이 보고서에서는 5 kΩ 부하에 4.4 V의 직류 전압과 0.9 V 이하의 리플 전압을 공급하도록 전압 조절기 회로를 설계했습니다. 변압기 권선비, 커패시터 값, 주파수 등을 계산하고 PSPICE 시뮬레이션을 통해 결과를 확인했습니...2025.05.01
-
전자회로실험 과탑 A+ 예비 보고서 (실험 24 연산 증폭기 응용 회로 2)2025.01.291. 적분기 회로 적분기 회로는 입력 저항 R과 피드백 커패시터 C로 이루어진 간단한 구성입니다. 입력 신호는 R을 통해 연산 증폭기의 반전 입력(-) 단자로 들어가고, 출력은 C를 통해 피드백됩니다. 입력 신호에 의해 전류가 흐르고, 이 전류는 커패시터에 전하를 축적합니다. 커패시터 전하가 시간에 따라 누적되면서 출력 전압이 변화하며, 출력 전압은 입력 전압의 적분값에 비례합니다. 적분기 회로는 입력 신호가 일정하면 출력이 선형적으로 증가하거나 감소하며, 저주파 신호에 민감하고 고주파 신호는 감쇠됩니다. 적분기 회로는 속도에서 위...2025.01.29
-
실험 21_차동 증폭기 심화 실험 예비보고서2025.04.281. 차동 증폭기 이 실험에서는 능동 부하를 사용한 차동 증폭기(differential amplifier)를 구성하여, 전압 이득과 CMRR을 측정하고자 한다. 차동 증폭기는 공통 모드 제거비(CMRR)가 중요한 특성이며, 이를 위해 부하 저항과 트랜지스터의 매칭이 중요하다. 능동 부하를 사용하면 저항 부하에 비해 공정 변화에 강하고 추가 비용이 들지 않는 장점이 있다. 2. 공통 모드 제거비(CMRR) 공통 모드 제거비(CMRR)는 차동 증폭기의 중요한 특성으로, 차동 입력과 공통 모드 입력에 대한 이득 비율을 나타낸다. CMRR...2025.04.28
-
Op Amp를 이용한 다양한 Amplifier 설계2025.05.011. 센서의 Thevenin 등가회로 구현 센서의 출력전압을 오실로스코프로 직접 측정하였을 때 200 [mVpp]로 측정되었고, 센서의 부하로 10 [kΩ] 저항을 연결한 후 10 [kΩ] 저항에 걸리는 전압을 오실로스코프로 측정하였을 때 100 [mVpp]로 측정되었다. 이를 통해 센서의 Thevenin 등가회로의 Vth는 200 [mVpp], Rth는 10 [kΩ]임을 알 수 있다. 2. Inverting Amplifier 설계 및 시뮬레이션 센서의 Thevenin 등가회로를 (-) 입력단자에 연결하고, 출력단자와 (-) 입력단...2025.05.01
-
전자회로설계실습 6차 예비보고서2025.05.101. Common Emitter Amplifier 설계 Rsig = 50 Ω, RL = 5 kΩ, VCC = 12 V인 경우, β = 100인 NPN BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(vo/vin)이 –100 V/V이며 emitter 저항 사용한 Commom Emitter Amplifier를 설계, 구현, 측정, 평가한다. 2. Emitter 저항을 삽입한 Common Emitter Amplifier 설계 Emitter 저항을 사용한 Common Emitter Amplifier에서 Rsig = 50 ...2025.05.10
-
A+ 전자회로설계실습_Voltage Regulator 설계2025.01.211. 전파정류회로 전파정류회로를 사용하여 교류전원으로부터 직류전압을 얻는 기본적인 직류전압공급기(DC power Supply)를 설계, 구현, 측정, 평가하는 것이 이 실습의 목적입니다. 전파정류회로는 입력 주파수의 1/2배인 출력 주파수를 가지며, 이를 이용하여 출력 전압의 리플 전압을 최소화하도록 설계합니다. 2. 전원 설계 5 KΩ의 부하(RL)에 걸리는 직류전압의 최대치(Vp)가 4.4 V이며, 리플(Vr)이 0.9 V 이하가 되도록 교류 입력 전원의 크기와 커패시터(C)의 크기를 설계합니다. 다이오드의 저항은 0.7 KΩ으...2025.01.21
-
중앙대 Common Emitter Amplifier 설계 예비보고서2025.05.051. Gain Gain은 출력이 입력과 닮은꼴 일 때만 의미가 있다. 그러나 입력전압이 10 mVpp인 경우 출력파형이 왜곡(distortion) 되므로 gain의 의미가 없어진다. 2. 입력신호 크기 감소 입력신호의 크기를 줄이기 위하여 단자와 접지 사이에 50 Ω보다 작은 저항을 연결한 회로에 대하여 전압 이득이 95% 이상이 되도록 저항을 PSPICE로 구한다. 이 저항과 function generator 출력저항 50 Ω은 voltage divider가 되어 증폭기의 입력전압이 낮아지므로 overall voltage gain...2025.05.05
-
기초전자실험 REPORT 옴의 법칙2025.05.061. 옴의 법칙 옴의 법칙은 전압, 전류, 저항 사이의 관계를 설명하는 기본적인 법칙입니다. 전압은 전류와 저항에 비례하고, 전류는 전압에 비례하지만 저항에 반비례합니다. 또한 저항은 전압에 비례하지만 전류에 반비례합니다. 이러한 관계를 수식으로 표현하면 V = IR, I = V/R, R = V/I 입니다. 실험을 통해 이러한 옴의 법칙을 확인하고 이해할 수 있습니다. 2. 전압-전류 그래프 옴의 법칙에 따르면 전압과 전류는 선형적인 관계를 가집니다. 이를 그래프로 표현하면 기울기가 1/R인 직선이 됩니다. 이 기울기는 컨덕턴스를 ...2025.05.06
-
실험 05_BJT 바이어스 회로 예비 보고서2025.04.271. BJT 바이어스 회로 BJT를 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며 이때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC 바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 BJT를 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해 알아보고, 실험을 통하여 동작을 확인하고자 한다. 2. 전압분배 바이어스 회로 전압분배 바이어스 회로는 가장 기본적인 바이어스 회로로, 저항 R_B1 또는 R_B2의 변화에 따라 V_BE 전압과 I_C의 변화가 심...2025.04.27
-
전자공학응용실험 ch18 증폭기의 주파수 응답특성 예비레포트 (pspice 및 이론, 예비보고사항 모두 포함)2025.05.031. 공통 소스 증폭기의 주파수 응답 특성 이 실험에서는 공통 소스 증폭기의 주파수 응답 특성을 실험하여 대역폭의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악하고자 한다. MOSFET의 기생 커패시턴스로 인해 주파수에 따라 전압 이득 및 위상이 변하며, 대역폭은 증폭기의 응용 범위를 결정하는 중요한 척도이다. 실험을 통해 이득 대역폭 곱의 관계를 이해하고자 한다. 2. 공통 소스 증폭기의 소신호 등가회로 및 주파수 응답 특성 공통 소스 증폭기의 소신호 등가회로를 분석하면 드레인 단자에서의 전류 방정식과 게이트 단자에서의 전압...2025.05.03
2 / 22
