총 1,332개
-
디지털 논리실험 8주차 예비보고서2025.05.061. Gated D Latch Gated D Latch는 D와 EN을 입력 값으로 가지며, Q와 Q'를 출력 값으로 가진다. S-R Latch와 유사하지만 EN이라는 가드를 통해 S와 R의 값이 1,1이 되는 경우를 막는다는 점에서 차이가 있다. EN의 입력 값이 LOW일 때는 D 값과 상관없이 출력 값이 변하지 않으며, EN의 입력 값이 HIGH일 때는 D 값을 Q의 값으로 전달한다. 2. D Flip-flop D Flip-flop은 D Latch와 같이 D의 값을 Q의 값으로 전달해주지만, Latch와 달리 Flip-flop은 ...2025.05.06
-
methionine MSDS2025.01.211. DL-Methionine DL-Methionine은 화학 물질로, 사료 첨가제로 사용됩니다. 피부 및 눈 자극을 일으킬 수 있으며, 섭취 및 흡입 시 유해할 수 있습니다. 발암성, 돌연변이성, 생식독성 등의 만성 건강 영향은 알려져 있지 않습니다. 화재 시 유독 가스가 발생할 수 있으므로 주의가 필요합니다. 누출 시 기계적으로 흡수하고 폐기물 규정에 따라 처리해야 합니다. 취급 시 개인 보호 장비를 착용하고 안전 주의사항을 준수해야 합니다. 1. DL-Methionine DL-Methionine is an essential a...2025.01.21
-
ICU E-cart 비치 응급약품 조사2025.05.021. Atropine sulfate Atropine sulfate는 부교감신경 차단제로, 심정지 및 서맥성 PEA(무수축) 환자의 치료에 효과적입니다. 정맥 내 bolus로 1mg을 3-5분마다 최대 3mg까지 투여할 수 있으며, 기관내 투여 시에는 1mg/10cc 증류수에 혼합하여 투여합니다. 그러나 심근허혈이 있는 환자에게는 심근의 허혈을 악화시킬 수 있어 반복 투여를 피해야 합니다. 부작용으로는 입마름, 광과민성, 안내압 증가, 동공확대, 오심, 구토, 배뇨장애 등이 있습니다. 2. Epinephrine Epinephrine은...2025.05.02
-
OP-amp를 이용한 voltage follower' 회로 실험 결과 보고서2025.01.031. Inverting Amplifier 실험 1에서는 입력전압을 교류로 사용했을 때 반전 회로에서 증폭과 파형의 변환이 동시에 일어났습니다. 함수 발생기의 출력주파수가 1kHz일 때는 op-amp의 최대 출력보다 높은 값을 출력할 때 최댓값 부근의 파형이 잘리는 clipping현상이 일어났고, 10kHz일 때는 고주파가 slew rate의 제한을 받아 파형이 오른쪽 부근이 찌그러졌습니다. 2. Non-inverting Amplifier 실험 2에서는 비반전 회로에서 증폭됐지만 파형이 바뀌지 않았습니다. 함수 발생기의 출력주파수가 ...2025.01.03
-
디지털집적회로 D Flip-Flop 설계도 및 시뮬레이션 결과2025.04.281. Rising-edge triggered D-Flip Flop Rising-edge triggered D-Flip Flop의 기능을 설명하고 있습니다. 입력 파라미터와 트랜지스터 크기를 제공하고 있으며, D-FF의 기능을 시뮬레이션한 결과를 보여주고 있습니다. 또한 D-FF의 최소 setup time 요구사항을 분석하고 있습니다. 1. Rising-edge triggered D-Flip Flop The rising-edge triggered D-Flip Flop is a fundamental digital logic circui...2025.04.28
-
고려대학교 디지털시스템실험 A+ 6주차 결과보고서2025.05.101. SR Latch SR Latch 회로를 Gate level modeling을 사용하여 설계하고 시뮬레이션을 수행하였습니다. SR Latch의 동작 원리와 특성을 이해할 수 있었습니다. 2. D Flip Flop D Flip Flop 회로를 Gate level modeling을 사용하여 설계하고 시뮬레이션을 수행하였습니다. D Flip Flop의 동작 원리와 특성을 이해할 수 있었습니다. 3. JK Flip Flop JK Flip Flop 회로를 Gate level modeling을 사용하여 설계하고 시뮬레이션을 수행하였습니다....2025.05.10
-
BJT Operation Amplifier Ex 7.22 설계 과제 - single ended I/O, Balun transformer2025.01.281. BJT Operation Amplifier 이 설계 과제에서는 BJT Operation Amplifier Ex 7.22 회로를 설계하고 분석하였습니다. 먼저 예제 7.7의 계산 방식을 따라 손풀이로 Overall voltage gain을 구하고, PSpice 시뮬레이션을 통해 결과를 검증하였습니다. 이때 실제 소자의 파라미터 값을 반영하여 계산하였고, 그에 따른 오차 원인을 분석하였습니다. 또한 Balun transformer를 활용하여 Single-ended input을 Differential input으로 변환하는 회로를 ...2025.01.28
-
A+ 연세대학교 기초아날로그실험 4주차 결과레포트2025.05.101. Half wave rectifier 실험 결과 Half wave rectifier 회로를 구현하였고, 입력 전압과 출력 전압을 관찰하였다. 다이오드의 Threshold 전압으로 인해 출력 전압이 입력 전압보다 감소하는 것을 확인하였다. PSPICE 시뮬레이션을 통해 실험 결과와 이론값을 비교하였고, 약간의 오차가 있음을 확인하였다. 2. Voltage clipper 실험 결과 Voltage clipper 회로를 구현하였고, 입력 전압과 출력 전압을 관찰하였다. 두 개의 다이오드가 서로 반대 방향으로 연결되어 있어 Thresho...2025.05.10
-
Group Presentation_Capstone Module_Alto_MBA_Andrews22025.04.291. Mission Andrews Co.의 미션은 센서 산업에서 품질 좋고 저렴한 제품을 생산하여 시장 점유율을 확보하고 경쟁력을 유지하는 것입니다. 2. Value Proposition Andrews Co.는 저가 시장에서 시장 리더십을 확보하고 고객의 요구를 충족시키며 최고 제품을 지속적으로 혁신하고 새로운 제품을 출시하여 고객에게 더 많은 선택권을 제공하는 것을 목표로 합니다. 3. Strategy Overview Andrews Co.는 모든 제품을 중간 라인에 배치하고 유지하는 전략을 취하고 있습니다. 제품은 뒤로 밀릴 수 ...2025.04.29
-
[A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,Latches & Flip-Flops2025.01.151. Latches 래치는 가장 기본적인 기억장치 요소이며, 일반적으로 플립플롭은 래치로 만들어진다. 래치는 순차회로를 직접 구현하기 위한 복잡한 클로킹 방식에 사용되기도 한다. SR 래치와 D 래치에 대해 설명하고 있다. 2. Flip Flops 플립플롭은 래치와 동일한 논리 동작을 하지만, 출력의 변화 시점이 클록의 천이 순간에 동기된다. SR 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 다양한 종류의 플립플롭에 대해 설명하고 있다. 3. SR Flip Flops SR 플립플롭은 입력 S와 R을 가지며, 클록 신호의...2025.01.15
2 / 134
