총 39개
-
전자공학응용실험 ch17 능동부하가 있는 공통 소오스 증폭기 예비레포트2025.05.031. 능동 부하가 있는 공통 소오스 증폭기 이 실험에서는 정전류원과 전류 거울을 이용한 능동 부하가 있는 공통 소오스 증폭기 회로를 구성하고, 이를 바탕으로 공통 소오스 증폭기의 전압 이득을 구하고자 한다. 능동 부하는 아날로그 증폭기에서 널리 사용되고 있으며, 간단한 공통 소오스 증폭기에 적용함으로써 특성을 정확하게 파악할 수 있다. 2. 전류 전원 및 전류 미러 집적 회로 설계의 바이어싱은 일정한 전류 전원을 이용한다. 전류 미러는 바이어싱에 사용될 뿐만 아니라, 때때로 전류 증폭기로도 쓰인다. 전류 전원과 전류 미러는 유한한 ...2025.05.03
-
전자회로실험 A+ 14주차 결과보고서(Current Mirror)2025.05.101. NMOS Current Mirror NMOS Current Mirror 회로를 구성하고 입력 전류와 출력 전류를 측정하여 전류 전달 비율을 계산했습니다. 또한 저항을 단락시키면서 노드 D의 전압과 전류를 측정하여 출력 저항을 계산했습니다. 2. Cascode Current Mirror Cascode Current Mirror 회로를 구성하고 입력 전류와 출력 전류를 측정하여 전류 전달 비율을 계산했습니다. 또한 저항을 단락시키면서 노드 D의 전압과 전류 변화를 측정하여 출력 저항을 계산했습니다. 3. Wilson Current...2025.05.10
-
(22년) 중앙대학교 전자전기공학부 전자회로설계실습 결과보고서 8. MOSFET Current Mirror 설계2025.04.301. 단일 Current Mirror 구현 및 측정 10V의 Power Supply 전압을 인가하고 단일 MOS Current Mirror 회로를 구현해 transistor M1, M2의 VGS1, VGS2, VDS1, VDS2를 측정하고 IO와 IREF를 계산하였다. 측정 결과 VGS1, VGS2, VDS1, VDS2의 오차율은 각각 5.53%, 5.96%, 5.96%, 13.76%로 매우 낮아 PSPICE 시뮬레이션 결과와 거의 일치했고 IO, IREF 또한 오차율 9.75%, -2.24%로 PSPICE 시뮬레이션 결과와 거의 ...2025.04.30
-
전기전자공학실험-달링턴 및 캐스코드 증폭기 회로2025.04.301. 달링턴 회로 달링턴 회로는 두 개의 BJT 트랜지스터를 하나의 IC 패키지 내에 제공한다. 달링턴 회로의 베타 실효값(beta_D)은 각 트랜지스터 베타 값의 곱과 같다. 달링턴 이미터 폴로어는 일반 이미터 폴로어에 비해 높은 입력 임피던스를 가지고 있다. 달링턴 이미터 폴로어의 입력 임피던스, 출력 임피던스, 전압 이득 등을 계산하고 측정하였다. 2. 캐스코드 회로 캐스코드 회로는 Q1을 이용한 공통 이미터 증폭기가 Q2를 이용한 공통 베이스 증폭기에 직접 연결되어 있다. Q1단의 전압이득은 약 1이며, Q2단의 전압 이득은...2025.04.30
-
전자공학실험 16장 전류원 및 전류 거울 A+ 결과보고서2025.01.151. 전류원 및 전류 거울 이 실험에서는 아날로그 증폭기에서 부하로써 널리 사용되고 있는 정전류원 및 전류 거울을 이용한 능동 부하(active load)회로를 구성하고, 이를 실제로 구현함으로써 정전류원 및 전류 거울의 특성을 정확하게 파악하고자 한다. 실험 절차에 따라 RREF 값을 조정하면서 Vpbias 전압과 IREF 전류를 측정하고, 이를 바탕으로 공통 소오스 증폭기의 입력-출력 DC 전압 레벨을 확인하였다. 고찰 사항에서는 전류 거울의 전류 오차 발생 원인, 전류원의 출력 저항과 전류 정확도 관계, MOSFET 소자 선택...2025.01.15
-
MOSFET Current Mirror 설계 및 실습2025.11.131. 단일 Current Mirror 설계 N-Type MOSFET 2N7000을 이용하여 Reference 전류가 흐르는 단일 Current Mirror를 설계한다. 트랜지스터의 Transconductance Parameter를 Data sheet에서 구하고, Saturation 영역에서 동작하기 위한 조건을 분석한다. 출력저항은 Channel Length Modulation 효과를 고려하여 계산하며, 10mA의 전류원 설계를 목표로 한다. OrCAD와 PSPICE를 이용한 시뮬레이션으로 설계값을 검증한다. 2. Cascode C...2025.11.13
-
전자회로실험 결과보고서 - 전류원 및 전류거울2025.01.021. 전류거울 전류 거울에서 전류 오차가 생기는 원인은 MOSFET의 문턱 전압, 이동도 등과 같은 제조 공정의 편차와 외부 환경으로 인한 것이다. 또한 채널 길이 모듈레이션, 접촉 저항, 전류 거울의 내부 임피던스, 전류 센서의 정밀도 등 다양한 요인으로 인해 전류 오차가 발생할 수 있다. 2. 전류원 전류원의 출력 저항이 낮을수록 전류의 정확도가 향상될 가능성이 높다. 전류원은 출력 저항이 커 부하 저항 대용으로 사용되는데, 공통 소오스 증폭기에 흐르는 입력 전압에 비례한 소신호 전류가 부하 저항으로 인하여 출력 전압으로 변환되...2025.01.02
-
전자회로설계 및 실습8_설계 실습8. MOSFET Current Mirror 설계_예비보고서2025.01.221. 단일 Current Mirror 설계 N-Type MOSFET을 이용하여 특정 Reference 전류가 흐를 수 있는 단일 Current Mirror를 설계 및 측정하여, current mirror를 이용한 전류원의 전기적 특성을 이해한다. 2N7000 MOSFET을 사용하여 VCC=VDD=5V, IREF=10mA인 전류원을 설계한다. 2N7000의 데이터시트를 이용하여 kn'W/L을 구하고, IREF=10mA를 만족시키는 VGS와 R값을 계산한다. 또한 M이 Saturation 영역에서 동작하기 위한 조건과 RL의 최대값을 ...2025.01.22
-
[A+] 중앙대학교 전자회로 설계실습 예비보고서 8. MOSFET Current Mirror 설계2025.04.291. 단일 Current Mirror 설계 이 섹션에서는 단일 Current Mirror 회로를 설계하는 방법에 대해 설명합니다. 주요 내용은 다음과 같습니다: (A) 2N7000 MOSFET의 데이터시트를 참고하여 (1/2)μ'(W/L)을 계산합니다. (B) IREF = 10 mA인 전류원을 설계하기 위해 필요한 VGS와 W/L 값을 구합니다. (C) MOSFET이 포화 영역에서 동작하기 위한 조건을 설명하고, VDS의 최대값을 계산합니다. (D) 10 mA 전류원을 OrCAD로 설계하여 회로도를 제출합니다. (E) PSPICE ...2025.04.29
-
[결과보고서]중앙대학교 전자회로설계실습 MOSFET Current Mirror 설계2025.05.101. MOSFET Current Mirror 이번 실험에서는 Cascade Current Mirror를 구현 및 측정을 하였다. 크기가 같은 mosfet 이용하여 기존 전 류와 같은 출력전류를 얻을 수 있고, 단일 current mirror보다 출력 저항을 증가시킬 수 있 는 장점을 가지고 있다. Mosfet의 Drain, Source, Gate에 대한 전압, 전류 값을 통해 이들의 차이 값을 이용하여 저 항 값을 확인할 수 있다. 2. 전류 전원회로 설계 특정 전류(Reference current)가 흐를 수 있도록 하는 단일 c...2025.05.10
2 / 4
