총 56개
-
아날로그 및 디지털회로설계실습 11장 결과보고서2025.01.041. 비동기식 카운터 비동기 카운터는 첫 번째 Flip-Flop에만 클록이 입력되고, 이후 FF는 이전 FF의 출력을 입력으로 사용한다. 이 때문에 delay가 발생되고, glitch나 ripple 현상이 일어나게 된다. 두번째 FF부터는 이전단의 출력을 입력으로 사용하므로 한 stage를 거칠수록 Qn값의 주기가 2배씩 늘어나며 이것을 '분주회로'의 특성으로 볼 수 있다. 때문에 각 stage의 결과값을 이진법기준으로 한자리씩 할당하였을 때, 그 결과값은 clk가 한 주기 지날때마다 1(2)씩 증가하는 결과를 출력할 수 있다. 2...2025.01.04
-
전자공학실험 20장 연산 증폭기 심화 실험 A+ 예비보고서2025.01.131. 연산 증폭기 연산 증폭기는 아날로그 회로에서 가장 널리 사용되는 회로이다. 일반적인 연산 증폭기는 차동 입력을 받아서 단일 출력을 내보낸다. 이 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 연산 증폭기 성능 파라미터 이번 실험에서 사용하고자 하는 연산 증폭기(LM741)의 데이터시트를 보고, 전압 이득, 공통 모드 입력 전압 ...2025.01.13
-
아날로그 및 디지털 회로 설계실습 예비보고서 4주차2025.01.171. 전압제어 발진기 전압제어 발진기(VCO: Voltage Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인한다. 슈미츠 회로의 특성을 실험하고, 시뮬레이션 도구를 이용하여 슈미트 트리거 회로를 설계한다. 또한 전압제어 발진기 회로를 설계하고 출력 파형을 관찰하며, 전압 변화에 따른 주파수 변화를 그래프로 나타낸다. 중심 주파수 2kHz가 되도록 회로를 설계하고, 슈미츠 회로의 저항비와 커패시터 값 변화에 따른 출력 파형 변화를 관찰한다. 1. 전압제어 발진기 전압제어 발진기(V...2025.01.17
-
실험 23_연산 증폭기 응용 회로1 결과보고서2025.04.281. 반전 증폭기 실험회로 1에서 반전 증폭기를 구성하고, R1 = 10kΩ, R2 = 20kΩ으로 설정했다. 입력 크기를 변화시키면서 출력 전압과 전압 이득을 측정했다. 그 결과 전압 이득이 음의 값으로 나왔고 절대값이 1 이상인 것을 확인했다. 이를 통해 반전 증폭기로서 잘 동작했다고 볼 수 있다. 또한 R2를 100kΩ으로 증가시키면 전압 이득도 증가하는 것을 확인했다. 2. 비반전 증폭기 실험회로 2에서 비반전 증폭기를 구성하고, R1 = 10kΩ, R2 = 20kΩ으로 설정했다. 입력 크기를 변화시키면서 출력 전압과 전압 ...2025.04.28
-
중앙대학교 아날로그및디지털회로설계실습 8차 예비보고서2025.01.041. RS 래치 RS 래치는 두 개의 NOR 게이트 또는 NAND 게이트를 이용하여 만들 수 있습니다. NOR 게이트 RS 래치와 NAND 게이트 RS 래치는 같은 입력에 대해 출력이 반대입니다. NOR 게이트 RS 래치는 S와 R이 모두 0일 때 이전 값이 유지되고, NAND 게이트 RS 래치는 S와 R이 모두 1일 때 이전 값이 유지됩니다. 또한 NOR 게이트 RS 래치는 S와 R이 모두 1인 경우, NAND 게이트 RS 래치는 S와 R이 모두 0인 경우에 부정 입력이 나타납니다. 진동 또는 준안정 상태를 방지하기 위해 부정 입...2025.01.04
-
중앙대학교 아날로그및디지털회로 예비보고서72025.01.201. NAND 게이트 NAND 게이트의 동작을 분석하였습니다. 위상차가 0도일 때, 입력 신호가 모두 Low일 때 출력이 High가 되고, 입력 신호가 모두 High일 때 출력이 Low가 되는 것을 확인하였습니다. 위상차가 C도일 때와 180도일 때도 분석하였으며, 입력 신호 중 하나가 Low이면 출력이 High가 되는 것을 확인하였습니다. 이를 바탕으로 NAND 게이트의 진리표를 작성하였습니다. 2. NOR 게이트 NOR 게이트의 동작을 분석하였습니다. 위상차가 0도일 때, 입력 신호가 모두 Low일 때 출력이 High가 되고, ...2025.01.20
-
아날로그 및 디지털회로 설계 실습 실습5_전압제어 발진기_결과보고서2025.01.211. 전압제어 발진기 전압제어 발진기란 입력 제어 전압의 크기에 따라 출력되는 신호의 주파수가 변하는 주파수 가변 신호 발생 회로를 말한다. 전압제어 발진기의 설계방법에는 여러 가지가 있지만 이번 전압제어 발진기 회로는 크게 3가지로 구성되는데 Op amp를 이용한 적분기, 스위치 역할을 하는 BJT, 비교기 역할을 하는 슈미트 회로로 구성된다. 이번 설계실습에서는 슈미트 회로와 적분기 회로를 이용한 전압제어 발진기 회로를 만들어보았다. 제어 전압 Vc값을 조절하면서 출력 주파수 값을 측정하였고 그 결과 Vc가 0.5V~2V인 구간...2025.01.21
-
아날로그 및 디지털 회로 설계실습 결과보고서22025.01.171. PWM 제어회로 PWM 제어회로를 구성하고 톱니파형과 출력 파형을 확인하였다. PWM 제어회로는 출력 전압과 기준 전압을 비교하여 생긴 오차를 오차 증폭기로 증폭하고, 이 증폭된 전압은 비교기에서 톱니파와 비교되어 오차에 상응한 구형파 펄스를 생성한다. 오실로스코프를 통해 톱니파형과 이에 대한 구형파를 관찰할 수 있었다. 2. Buck Converter Buck Converter 회로를 구성하고 입력 전압을 변경하며 출력 전압을 확인하였다. 하지만 이상적인 출력 전압이 나오지 않았는데, 그 이유로는 가변저항 값의 부정확성, 소...2025.01.17
-
아날로그 및 디지털 회로 설계실습 예비보고서 6주차2025.01.182025.01.18
-
중앙대학교 아날로그및디지털회로설계실습 6차 예비보고서2025.01.041. 위상 제어 루프(PLL) 위상 제어 루프는 전압 제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 두 신호의 위상차이를 가지고 전압 제어 발진기를 제어하는 피드백 시스템입니다. PLL의 3개 기본 요소는 위상 검출기, 루프 필터, 가변 발진기(전압 제어 발진기)입니다. 위상 검출기는 Reference voltage와 VCO의 출력 전압을 비교하여 위상 차이에 해당하는 파형을 출력하며, 실험에서는 XOR 게이트를 사용하여 구현하였습니다. 루프 필터는 RC를 이용한 1차 LPF로, 위상 검출기 출력의 평균값을 DC 전압으로 ...2025.01.04
4 / 6
