총 56개
-
아날로그 및 디지털회로 설계 실습 실습5_전압제어 발진기_결과보고서2025.01.211. 전압제어 발진기 전압제어 발진기란 입력 제어 전압의 크기에 따라 출력되는 신호의 주파수가 변하는 주파수 가변 신호 발생 회로를 말한다. 전압제어 발진기의 설계방법에는 여러 가지가 있지만 이번 전압제어 발진기 회로는 크게 3가지로 구성되는데 Op amp를 이용한 적분기, 스위치 역할을 하는 BJT, 비교기 역할을 하는 슈미트 회로로 구성된다. 이번 설계실습에서는 슈미트 회로와 적분기 회로를 이용한 전압제어 발진기 회로를 만들어보았다. 제어 전압 Vc값을 조절하면서 출력 주파수 값을 측정하였고 그 결과 Vc가 0.5V~2V인 구간...2025.01.21
-
아날로그 및 디지털 회로 설계실습 결과보고서82025.01.171. PSPICE를 활용한 RS 래치 구현 및 동작 PSPICE를 사용하여 그림 9-1의 회로를 구현 및 동작시키고, 결과값이 아래 실험의 결과값과 같은지 비교하였습니다. V1이 연결된 쪽이 S, V2가 연결된 쪽이 R이고 입력으로 사각파를 주었습니다. S는 연두색 파형으로 0과 1이 10us 주기로 반복되고 R은 파란색 파형으로 1과 0이 10us 주기로 반복됩니다. clk으로 40us까지는 1을 유지하다가 이후에는 0이 되도록 입력하였습니다. 출력파형은 40us까지 S를 따라가다가 40us 시점의 값인 1을 유지하는 파형이 나왔...2025.01.17
-
실험 23_연산 증폭기 응용 회로1 결과보고서2025.04.281. 반전 증폭기 실험회로 1에서 반전 증폭기를 구성하고, R1 = 10kΩ, R2 = 20kΩ으로 설정했다. 입력 크기를 변화시키면서 출력 전압과 전압 이득을 측정했다. 그 결과 전압 이득이 음의 값으로 나왔고 절대값이 1 이상인 것을 확인했다. 이를 통해 반전 증폭기로서 잘 동작했다고 볼 수 있다. 또한 R2를 100kΩ으로 증가시키면 전압 이득도 증가하는 것을 확인했다. 2. 비반전 증폭기 실험회로 2에서 비반전 증폭기를 구성하고, R1 = 10kΩ, R2 = 20kΩ으로 설정했다. 입력 크기를 변화시키면서 출력 전압과 전압 ...2025.04.28
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 래치와 플립플롭2025.05.101. RS 래치 RS 래치는 NAND 게이트로 구성할 수 있으며, 진리표와 상태도를 통해 동작 원리를 확인할 수 있다. 또한 NAND 게이트를 이용하여 RS 플립플롭도 구성할 수 있다. 2. 플립플롭 플립플롭은 순차식 논리회로의 기본 소자로, 다양한 종류가 있으며 각각의 동작 조건과 특성이 다르다. 이번 실습에서는 NAND 게이트로 구성한 RS 플립플롭의 동작을 확인하였다. 1. RS 래치 RS 래치는 디지털 회로에서 가장 기본적인 메모리 소자 중 하나입니다. 이 래치는 두 개의 NOR 게이트로 구성되어 있으며, 각 게이트의 출력이...2025.05.10
-
A+ 연세대학교 기초아날로그실험 3주차 결과레포트2025.05.101. R회로 구현 및 등가회로 구현 실험 1-1에서는 20옴 저항 6개를 직, 병렬로 연결하여 등가저항을 구현하고 두 가지 방법으로 등가저항을 측정하였다. 직접 측정 방법으로는 13.2옴, 전압-전류 비 방법으로는 13.16옴을 얻었으며, 이론값 13.33옴과 비교하여 오차율 0.98%와 1.28%를 보였다. 오차의 원인으로는 측정 장비의 한계와 저항 자체의 오차 등이 지적되었다. 2. C회로 구현 및 등가회로 구현 실험 1-2에서는 100옴 저항과 220pF 커패시터 6개를 직, 병렬로 연결하여 RC 회로를 구현하고 주파수에 따른...2025.05.10
-
실험 20_차동 증폭기 기초 실험 결과 보고서2025.04.281. 차동 증폭 회로 차동 증폭 회로(differential amplifier)는 출력이 단일한 단일 증폭 회로(single-ended amplifier)에 비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스(bypass) 및 커플링(coupling) 커패시터를 사용하지 않고도 증폭 회로를 바이어싱하거나 다단 증폭기의 각 단을 용이하게 커플링할 수 있으므로, 집적회로의 제작 공정이 좀더 용이하여 널리 사용되고 있다. 2. MOSFET 차동 증폭 회로 이 실험에서는 MOSFET을 사용한 차동 쌍의 동작을 위한 기본 조건을 살펴보고 기...2025.04.28
-
아날로그 및 디지털 회로 설계실습 예비보고서 10주차2025.01.171. 래치와 플립플롭 아날로그 및 디지털 회로 설계실습 예비보고서에서는 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인하는 것이 실습 목적입니다. 실습에 사용된 부품은 NAND gate 74HC00과 Inverter 74HC04이며, 실습 장비로는 오실로스코프, 브레드보드, 파워서플라이, 함수발생기 등이 사용되었습니다. 실습 계획서에는 RS 래치의 진리표와 상태도를 나타내고 있습니다. 1. 래치와 플립플롭 래치와 플립플롭은 디지털 회로 설계에서 매우 중요한 기본 구성 요소입...2025.01.17
-
아날로그 및 디지털회로 설계 실습결과 보고서2025.01.061. RS 래치 RS 래치는 교차교합된 두 NOR 게이트로 만들어진 순차식 회로로, 기본 기억소자장치입니다. 입력 R이 1일 때 출력 Q는 0으로 리셋되고, 입력 S가 1일 때 출력 Q는 1로 셋됩니다. 두 입력 R과 S 모두 0인 경우에는 현재 상태의 Q와 ~Q값을 그대로 유지하게 됩니다. R과 S가 모두 1인 경우는 금지된 입력에 해당합니다. 2. Edge-triggered 플립플롭 Edge-triggered 플립플롭은 클록신호가 0에서 1로 또는 1에서 0으로 바뀌는 순간에만 입력을 샘플링합니다. Rising edge에서 클록...2025.01.06
-
아날로그 및 디지털회로설계실습 11장 결과보고서2025.01.041. 비동기식 카운터 비동기 카운터는 첫 번째 Flip-Flop에만 클록이 입력되고, 이후 FF는 이전 FF의 출력을 입력으로 사용한다. 이 때문에 delay가 발생되고, glitch나 ripple 현상이 일어나게 된다. 두번째 FF부터는 이전단의 출력을 입력으로 사용하므로 한 stage를 거칠수록 Qn값의 주기가 2배씩 늘어나며 이것을 '분주회로'의 특성으로 볼 수 있다. 때문에 각 stage의 결과값을 이진법기준으로 한자리씩 할당하였을 때, 그 결과값은 clk가 한 주기 지날때마다 1(2)씩 증가하는 결과를 출력할 수 있다. 2...2025.01.04
-
연세대 23-2 기초아날로그실험 A+5주차 예비보고서2025.01.071. 필터의 종류와 특성 이 보고서에서는 필터의 종류와 특성을 이해하고, Pspice를 통해 필터의 주파수 응답을 확인하며, 실제 사용되는 특성의 필터를 설계하는 것을 목표로 합니다. 필터는 Passive Filter와 Active Filter로 나뉘며, 주파수 특성에 따라 LPF, HPF, BPF, BRF 등으로 분류됩니다. 필터의 특성을 이해하기 위해서는 주파수 영역에서의 전달함수 분석이 핵심이며, Cut off frequency, Bandwidth, Center frequency, Q-factor 등의 개념을 살펴봅니다. 2....2025.01.07
2 / 6
