총 56개
-
아날로그 및 디지털회로 설계 실습결과 보고서2025.01.061. RS 래치 RS 래치는 교차교합된 두 NOR 게이트로 만들어진 순차식 회로로, 기본 기억소자장치입니다. 입력 R이 1일 때 출력 Q는 0으로 리셋되고, 입력 S가 1일 때 출력 Q는 1로 셋됩니다. 두 입력 R과 S 모두 0인 경우에는 현재 상태의 Q와 ~Q값을 그대로 유지하게 됩니다. R과 S가 모두 1인 경우는 금지된 입력에 해당합니다. 2. Edge-triggered 플립플롭 Edge-triggered 플립플롭은 클록신호가 0에서 1로 또는 1에서 0으로 바뀌는 순간에만 입력을 샘플링합니다. Rising edge에서 클록...2025.01.06
-
아날로그 및 디지털 회로 설계실습 예비보고서 13주차2025.01.171. Stopwatch 설계 이 실습에서는 Stopwatch 설계를 통해 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양하는 것이 목적입니다. 실습에 필요한 부품과 장비가 자세히 나열되어 있으며, 실습 계획서에 따라 단계별로 회로 설계를 진행하고 있습니다. 1. Stopwatch 설계 Stopwatch 설계는 사용자 경험과 편의성을 고려해야 합니다. 직관적인 인터페이스와 기능이 중요하며, 시간 측정, 랩 ...2025.01.17
-
아날로그회로실험및설계 Op-Amp 가감산기 실험 보고서2025.01.241. 연산 증폭기(Op-Amp) 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이를 증폭으로 구현하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아서 회로적으로 구현이 가능하게 소자의 증폭을 전달해줍니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례한 값에 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-Amp를 가정하면, Vp가 0V이고 Virtual short인 Vn의 전압...2025.01.24
-
아날로그 및 디지털 회로 설계실습 결과보고서52025.01.171. 전압 제어 발진기 이번 실습에서는 적분기와 슈미트 회로 그리고 BJT를 이용하여 전압제어 발진기 회로를 설계하였다. Vc를 0.5V~4.5V까지 변화시키며 출력주파수를 확인하였다. 1.5V~2.5V 구간에서 포화하며 주파수가 약 17kHz로 수렴하는 것을 볼 수 있었고, 전압제어 발진기의 Gain을 구하면 2.67kHz/V임을 알 수 있었다. 1. 전압 제어 발진기 전압 제어 발진기(Voltage Controlled Oscillator, VCO)는 전압 입력에 따라 출력 주파수가 변화하는 전자 회로 장치입니다. VCO는 주파수...2025.01.17
-
A+ 연세대학교 기초아날로그실험 5주차 결과레포트2025.05.101. Inverting amplifier 실험 결과 그림1과 같이 Inverting amplifier 회로를 빵판에 구성하였다. 저항 을 사용하였으며 저항 는 47과 150k 두가지를 사용하였다. 또한 myDAQ를 이용하여 Op-amp의 전원단자 , 에 각각 15V와 -15V를 걸어주었다. 입력 전원은 진폭 0.1V (=0.2)와 주파수 1kHz의 교류 전원으로 설정하였다. 실험 결과 매우 작은 오차율이 나왔으며 입력 파형과 출력 파형이 서로 반대인 것을 확인할 수 있었다. Bode plot 분석 결과 특정 주파수보다 커지면 gai...2025.05.10
-
아날로그 및 디지털 회로 설계실습 결과보고서82025.01.171. PSPICE를 활용한 RS 래치 구현 및 동작 PSPICE를 사용하여 그림 9-1의 회로를 구현 및 동작시키고, 결과값이 아래 실험의 결과값과 같은지 비교하였습니다. V1이 연결된 쪽이 S, V2가 연결된 쪽이 R이고 입력으로 사각파를 주었습니다. S는 연두색 파형으로 0과 1이 10us 주기로 반복되고 R은 파란색 파형으로 1과 0이 10us 주기로 반복됩니다. clk으로 40us까지는 1을 유지하다가 이후에는 0이 되도록 입력하였습니다. 출력파형은 40us까지 S를 따라가다가 40us 시점의 값인 1을 유지하는 파형이 나왔...2025.01.17
-
중앙대학교 아날로그및디지털회로 예비보고서62025.01.201. 위상 검출기 설계실습 계획서6-3-3에서는 XOR를 이용한 위상 검출기의 특성을 PSpice 시뮬레이션을 통해 파악하고, V1과 V2의 위상 차이 변화에 따른 Vout 전압의 평균값 특성을 확인하였습니다. 입력 A, B에 대해 위상차가 0, 0이 아닌 값, 180도일 때의 출력 Y를 분석하여 XOR 게이트가 정상적으로 동작하는 것을 확인하였습니다. 2. 위상 고정 루프 설계 설계실습 계획서6-3-4에서는 그림 6-2의 위상 고정 루프 회로를 PSpice로 설계하고, VCO, phase detector, loop filter 각...2025.01.20
-
아날로그 및 디지털 회로 설계실습 예비보고서 3주차2025.01.171. Wien bridge RC 발진기 Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인하는 것이 실습의 목적입니다. 실습에 사용된 부품은 Op amp, 다이오드, 가변저항, 커패시터 등이며, 신호 발생기 설계를 위해 Wien bridge 회로의 관계식을 도출하고 1.63 kHz에서 발진하도록 회로를 설계하였습니다. 시뮬레이션 결과 왜곡된 사인파가 출력되었으며, 다이오드를 사용하여 출력을 안정화하는 회로를 설계하였으나 만족스러운 결과를 얻지 못했습니다. 다이오드는 Op amp의 gai...2025.01.17
-
아날로그 및 디지털 기초 회로 응용 실험2024.12.311. 키르히호프의 전압법칙 및 전류법칙 키르히호프의 전압법칙(KVL)은 기준전류방향을 따라 한 루프내에서의 전압의 합이 0이 된다는 것을 의미합니다. 키르히호프의 전류법칙(KCL)은 한 분기점에서 들어오는 전류와 나가는 전류가 같다는 것을 의미합니다. 이러한 법칙을 이용하여 회로의 전압과 전류를 계산할 수 있습니다. 2. 반가산기 및 전가산기 반가산기는 올림수 없이 단지 두 수를 더하는 가산기입니다. 전가산기는 올림수와 두 수를 함께 더하는 가산기입니다. 이들의 입력과 출력 관계는 진리표를 통해 확인할 수 있으며, 논리연산자를 이용...2024.12.31
-
아날로그 및 디지털 회로 설계 실습 결과보고서8 래치와 플립플롭2025.05.151. RS 래치 구현 및 동작 PSPICE를 활용하여 RS 래치 회로를 구현하고 동작을 확인하였다. 입력 파형을 사각파로 주었고, S는 0과 1이 10us 주기로 반복되는 파형, R은 1과 0이 10us 주기로 입력되는 파형이었다. clk 신호는 40us까지 1을 유지하다가 이후 0이 되는 신호를 입력하였다. 출력 파형은 S의 파형을 따라가다가 40us 이후 40us 시점의 값인 1로 유지하는 것을 PSPICE를 통해 확인하였고, 실제 실험에서도 동일한 결과를 얻었다. 2. Bread Board를 활용한 SR 래치 구현 및 동작 T...2025.05.15
1 / 6
