총 2개
-
Tunnel-FET Based SRAM Bit Cell Design2025.05.101. TFET 디바이스 및 특성 TFET는 밴드-대-밴드 터널링 메커니즘을 사용하여 MOSFET의 60mV/decade 한계를 극복할 수 있는 초저전력 애플리케이션의 유망한 후보로 부상했다. TFET 디바이스의 단방향 전류 전도 특성과 낮은 온전류로 인해 SRAM 셀의 견고성이 저하되는 문제가 있다. 이 논문에서는 TFET 회로 스위칭/출력 특성/성능과 기본 물리학을 자세히 분석하고, SRAM의 평가 요소인 SNM을 조사하고 표현한다. 또한 TFET와 MOSFET을 함께 사용하는 하이브리드 GAA 6T SRAM을 제안한다. 2. S...2025.05.10
-
웨어러블 디바이스용 집적회로설계_논문요약과제2025.01.171. A 256kb Sub-threshold SRAM in 65nm CMOS 이 논문은 기존 6T SRAM의 문제점을 해결하고자 합니다. 첫번째로는 0.7V의 Threshold Voltage 이하의 전압영역 즉, Subthreshold Voltage 영역에서 SNM 성능저하가 발생하는 것입니다. 제안된 10T SRAM은 Leakage의 영향을 막아줍니다. Leakage를 줄이면, BL 하나에 더 많은 Cell을 연결할 수 있어서 집적도가 좋아집니다. 2. A High-Density Subthreshold SRAM with Data-...2025.01.17