"bcd adder"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

bcd adder 2 digit BCD adder bcd to 7 segment 감가산기 verilog BCD 가산기 BCD 가산기 설계 fpga 계산기

판매자 표지는 다운로드시 포함되지 않습니다.

"bcd adder" 검색결과 1-20 / 101건

BCD adder

BCD adder (1)BCD(Binary-Coded-Decimal).10진수를 8-4-2-1의 자리 값을 가진 2진수로 표현BCD adder.BCD로 표현 된 2진 가산기.2진 ... 가산만을 진행할 경우 두 수의 합이 9를 초과하면 BCD sum ≠ Binary Sum⇒9를 초과하는 경우 6을 더해서 해결BCD adder (2)

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2021.07.16

다운로드 장바구니
VHDL - 4bit 가산기를 이용한 BCD adder, 4bit 가산기를 이용하지않은 BCD adder

4bit 가산기를 이용한 BCD adder소스 분석우선 4bit가산기를 이용하여 두 개의 입력값(a,b)을 더하게 됩니다. process문을 이용하여더한값이 9를 넘어가게 되 ... 하게 됩니다. 발생하는 carry는 버리고, 남은자리만 표현하게 구현하였습니다.4bit가산기를 이용하지 않는 BCD 가산기소스 분석4bit가산기를 이용하지 않고 BCD adder를 설계 ... 경우 BCD 다음 저장변수에는 1을 입력하고, BCD 첫 번째 저장변수에는 6을 더하여 입력하도록 구현하였습니다. 이렇게 되면 6을 더한 첫 번째 BCD 변수 공간은 overflow가 생겨서 위에 4bit adder로 구현한 부분과 같은 결과를 얻을수 있게 됩니다.

Non-Ai HUMAN
| 리포트 | 3페이지 | 3,500원 | 등록일 2011.11.24

다운로드 장바구니
4 bit BCD adder.subtraction

부호를 갖는 4 bit BCD adder/subtraction을 설계하시오.sol)library ieee;use ieee.std_logic_1164.all;use ieee.std ... _logic_unsigned.all;entity BCD isport ( a, b:in std_logic_vector(3 downto 0);s:out std_logic_vector ... (4 downto 0));end BCD;architecture test of BCD issignal c:std_logic_vector(4 downto 0);signal k:std_logic;beginc

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 | 등록일 2009.06.05

다운로드 장바구니
디지털 시스템 실험, Verilog 코딩, Adder/Subtractor/Multiplier/Divider, Binary to BCD 설계, FPGA보드 결과 포함

디지털 시스템 설계 및 실험 결과보고서실험제목Add/Subtractor/Multiplier/Divider 설계실험목표Half Adder과 Full adder를 이용하여4bit ... Add/Subtractor를 설계하고, Multiplier / Divider를 설계한다.실험결과1. Half Adder 코드를 작성하였다.2. Half Adder코드를 이용 ... 하여 Full Adder 모듈을 만들고 TestBench를 작성하였다.3. ModelSim을 이용하여 full adder의 시뮬레이션을 돌려본다.4. Full adder 4개를 이용하여 4

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.23

다운로드 장바구니
[전자회로] BCD-adder

BCD adder

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2002.06.20

다운로드 장바구니
[디지털공학] BCD ADDER 7-SEGMENT

BCD ADDER를 7-SEGMENT를 이용해 표현하는 VHDL 소스입니다.총 3개의 소스를 하나의 TOP소스로 묶어 표현하는 형식입니다.에러가 뜨는 경우는 VHDL의 설정 변경

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2003.06.03

다운로드 장바구니
논리회로실험 첫번째 프로젝트 BCD to 7segment 가산기 결과

논리회로설계실험 프로젝트 #1BCD to 7 segment 가산기1. 설계 목표BCD, BCD 덧셈, 7 segment에 대해 조사해보고, BCD to 7segment adder ... 를 어떻게 구성할 수 있을까 고민해본다. 그 후 BCD to 7segment adder의 구성요소들을 작성하여 schematic방법으로 합성한다. 그 다음 테스트 벤치에 주어진 ... ) 소스코드BCD adder1bit adder- 구조적 모델링을 사용하여 bcd 가산기를 설계하였다. 먼저 한자리 수 가산기를 작성하였는데, 그에 해당되는 bcd는 4bit 2진수이

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
논리회로설계실험 BCD가산기 레포트

BCD Adder 코드, BCD를 7 segment로 나타낼 7 segment 디코더, 그리고 BCD Adder의 계산 결과를 7 segment로 전해줄 BCD Adder to 7 ... 논리회로설계 실험 설계과제 보고서주제 : #1 BCD 가산기 설계1. 설계 배경 및 목표1) 설계 배경컴퓨터는 2진법을 이용하여 계산을 한다. 그러나 사람이 볼 때에는 2진법 ... 10진법으로 바꾸는 BCD 코드를 이용한 가산기를 만든다.2) 설계 목표입력 받은 2개의 2자리 10진수를 BCD 가산기로 받아서 계산하고, 계산 결과를 3자리 10진수의 형태로 7

Non-Ai HUMAN
| 리포트 | 14페이지 | 7,000원 | 등록일 2021.10.09

다운로드 장바구니
판매자 표지

Term_Project_보고서_1조

)?Floating??(b) 그림?0V (Low)??+5V (High)?2)덧셈5비트의 입력을 받아 덧셈 기능을 하는 회로를 구현하였다. BCD adder를 사용하여 우리가 구현하고자 하 ... 는 6비트 출력을 위하여 십의자리 연산과 일의자리 연산을 달리하였다. 일의자리 연산 시 7404(Inverter)를 거쳐서 나온 일의자리 값들을 4bit BCD adder와 같이 ... 에 구현하기 위하여 74184(BCD-to-Binary), 74283(Full adder), 7486(xor gate), 74185(Binary-to-BCD)를 사용하여 덧셈과 뺄셈

리포트 | 7페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
디코더, mux, comprator, 4비트 감가산기

논리회로 및 실습결과 레포트1. 제 목 : Decoder, Mux, Comparator, 4bit-adder-subtractor2. 내 용 :Decoder위 식에서는 2개의 입력 ... 값과 4개의 출력 값이 있습니다. 여기에서는 2개의 입력값을 AND gate 연산과 Not를 이용해서 총 4가지 출력값을 도출 하였습니다.이를 응용해서 BCD 2진법 입력값 4개 ... -adder-subtractor위 식은 4bit 가감산기를 나타낸것인데 이는 하나의 회로에서 덧셈과 뺼셈을 모두 할수 있는 회로입니다. 우선은 입력값으로는 a,b와 부호를 결정짓

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

다운로드 장바구니
판매자 표지

기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계

(74147) 소자를 이용해서 2 진수로 변환 . 이를 4bit adder(74283) 2 개를 이용하여 구현한 8bit BCD to Binary 를 통해 binary 로 변환 ... 를 동시에 설계 -AND, OR, XOR 와 같은 기본 소자들로 FULL ADDER 를 구현하고 , 이를 합쳐서 가산기를 구현했다 . - 감산기의 뺄셈 연산은 빼는 값의 보수 형태 ... 과 Full adder Carry, 1 과 0 의 값을 줄 수 있는 스위치와 연결한 후 스위치의 1 값을 주는 것으로 구현하였다 . 빼기 스위치 (- SW) B 출력 0 0 0 0 1

리포트 | 15페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
판매자 표지

D Flip-Flop을 활용한 십진 감가산기

-flop = 입력저장계산 - 1차 가,감산-> 가산 예외처리(sum>9 : +0110) , 감산 예외처리(sub 7447 BCD to 7segment프로젝트 사용 부품입력 모듈74 ... LS74 D FLIP-FLOP – 5개7447 BCD to 7-Segment & 7-Segment display 1개7404 NOT Gate 4개 D. DIP 스위치(5bit,1 ... bit)- 3개계산 모듈7432 OR Gate & 7408 AND Gate 5개 사용7486 XOR Gate 6개 / 7483 4bit FULL Adder 2개 사용출력 모듈7447

Non-Ai HUMAN
| 리포트 | 13페이지 | 3,500원 | 등록일 2022.05.01

다운로드 장바구니
논리회로 (정연모) 기말 전체 족보 정리

) PLA 설명6)hold time7)binary counter와 BCD counter 차이점2.binary adder 와 serial adder의 장단점 2가지 이상씩 쓰기.3 ... 을 이용하여 설계하고 설명하시오.2) 병렬을 가진 이진 카운터를 이용하여 BCD카운터를 설계하되 CLEAR 입력을 사용하는 경우를 고려하여 그리고 설명하시오.4.1)SR F/F을 이용 ... erial adder를 설계하시오.2) 이를 D f/f 대신에 T f/f 로 변경하는 과정을 보이시오.3) 위 1)을 ASM으로 나타내시오.1. 다음을 간단히 설명하거나 답하시오.1

Non-Ai HUMAN
| 시험자료 | 2페이지 | 1,500원 | 등록일 2022.04.07

다운로드 장바구니
고속 십진 가산을 위한 3초과 코드 Carry Lookahead설계 (An Excess-3 Code Carry Lookahead Design for High-Speed Decimal Addition)

대한전자공학회 崔鐘化, 劉泳甲

논문 | 9페이지 | 무료 | 등록일 2025.06.02 | 수정일 2025.06.05

다운로드
Vivado를 이용한 BCD to 7segment decoder의 구현 예비레포트

Vivado를 이용한 BCD to 7segment decoder의 구현예비레포트1. 실험 제목1) Vivado를 이용한 BCD to 7segment decoder의 구현2. 실험 ... 주제- 7segment와 ALU의 Symbol 및 동작원리를 이해한다.- 7segment를 동작 시키기 위한 BCD-to7segment의 동작원리를 이해하고 Verilog를 통하 ... 여 구현하는 방법을 익힌다.- Verilog로 구현한 Adder를 FPGA보드의 7segment를 통하여 구현하는 방법을 익힌다.3 관련 이론1. ALU (Arithmetic

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

다운로드 장바구니
VHDL_2_MUX,DEMUX,비교기,ALU,Hamming code

adder를 이용해서 FND 출력을 한다. 기존에 제작했던 adder는 2진수의 덧셈을 하므로 이것을 10진수로 표현하기 위해서는 BCD 코드로 바꿔야 한다. BCD 코드는 다음 ... 비트에 따라서 수신 받은 신호를 수정하는 것을 확인할 수 있다. 이론과 똑같은 동작을 한다.실습제목: 8bit Adder + FND1. 주제 배경 이론기존에 제작했던 8bit ... 과 같다.BCD 코드10진수000000001100102001130100401015011060111710008100191010X1011X1100X1101X1110X1111X2진수를 BCD현했다.

Non-Ai HUMAN
| 리포트 | 35페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.04.04

다운로드 장바구니
전공영어 레포트

, register, resistor, digital, analog, numeric code, alphanumeric code, BCD code, binary cell ... , Boolean algebra, NAND, OR, exclusive-NOR, help-subtractor, half-adder, full-adder1) An ( analog ) message

Non-Ai HUMAN
| 리포트 | 36페이지 | 3,000원 | 등록일 2021.05.16

다운로드 장바구니
컴활 1급 필기 핵심정리 (빈칸문제O) -벼락치기 가능

의 경로(라우팅 경로)를 추적할 때 사용 :★ 문자 표현 코드- BCD 코드 : Zone ( )비트, Digit는 ( )비트 / ( 비트, 가지) / 대소문자 구별( )- ASCII ... - 명령 해독기, 번지 해독기- 부호기(E ) : 전송된 명령어를 필요한 신호로 변환- 명령 레지스터, 번지 레지스터, 기억 레지스터★ 연산 장치- 가산기(Adder) / 보수기(C

Non-Ai HUMAN
| 시험자료 | 9페이지 | 1,500원 | 등록일 2021.05.31 | 수정일 2021.06.01

다운로드 장바구니
BCD가산기 verilog 설계

한다.실습 내용실습결과Verilog설계- BCD 가산기의 Verilog 코드 기술BCD_ADDERtb_BCD_ADDERmodule BCD_ADDER(A,B,C,RESULT ... ;endendmodule`timescale 1ns/10psmodule tb_BCD_ADDER;reg [3:0] A;reg [3:0] B;wire C;wire [3:0] RESULT ... ;BCD_ADDER tb(.A(A), .B(B), .C(C), .RESULT(RESULT));initialbegin$dumpfile("tb_BCD_ADDER_out.vcd

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
울산대학교 디지털시스템 기말고사

하여 설계하시오.4. half adder와 full adder를 설계하고 이를 이용하여 4 bit BCD addder를 설계하시오.Test1. 2(0010)+8(1000)=10 ... 방법대로 더한 후 덧셈의 결과로부터 합이 10 미만인 경우, 2진수의 합이 곧 BCD 합이고 합이 10 이상(10~19)인 경우, 2진수의 합과 2진수 0110의 합이 BCD 합이고 이 때 2진수 합에 2진수 0110가 더해짐을 볼 수 있다.

Non-Ai HUMAN
| 시험자료 | 4페이지 | 2,000원 | 등록일 2020.12.27

다운로드 장바구니

이전10개12 3 4 5 6 다음10개

파워링크

신청하기