"bcd 가감산기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

BCD 가산기 병렬 감산기 bcd 가감산기 논리회로 감가산기

판매자 표지는 다운로드시 포함되지 않습니다.

"bcd 가감산기" 검색결과 1-20 / 95건

디시설 - 4비트 가산감산기 , BCD 가산기

결과 보고서( 4비트 가산/감산기 , BCD 가산기 )제목4비트 가산/감산기 , BCD 가산기실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이 ... 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습한다.실습 내용실습 결과4비트 가산기VHDL코드- 코드 주요 내용 및 동작 부분 해석package 선언 : 1 ... 번째 자리를 출력하고, 'High'가 아닐 때 첫 번째 자리를 출력한다.4비트 가산기결과3, 3 입력15, 3 입력15, 7 입력9, 9 입력BCD 가산기VHDL코드- 코드 주요

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
BCD to Excess-3 코드 가/감산기 설계 보고서

디지틀 공학 실습 결과 보고서실험 16. 조합 응용회로 설계BCD to Excess-3 코드 가/감산기 설계 보고서1. 작품설명2. 전체 블록 다이어그램3. 각 블록의 기능 및 ... . 이렇게 나온 값을 다시 BCD 코드로 변환 해주기 위해 가/감산기의 출력은 BIN to BCD의 입력이 된다. 가/감산기의 덧셈 및 뺄셈에 관한 변환기의 진리표는 다음페이지에 있 ... BCD 값이 나오게 된다. 올림수가 발생 하지 않으면 양수에 해당하기 때문에 이 경우에는 올림수를 버리게 되면 나머지 값은 BCD 값으로 그대로 이용할 수 있다. 가/감산기

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,500원 | 등록일 2015.12.10

다운로드 장바구니
두 개의 BCD 입력을 받아, EX-3로 변환 후 뺄셈을 수행하는 감산기 설계 및 제작

-------------------------- 101. 개요 두 개의 BCD 입력을 받아, EX-3로 변환 후 뺄셈을 수행하는 감산기 설계 및 제작2. 제반 사항① 두 개의 빼 ... 유효한 입력은 BCD 코드0~9(0000~ 1001)이다. 이를 BCD to Exceess-3 블럭에서 EX-3코드로 변환 후(0011~1100)이를 DISP1으로 출력하고 감산기 ... 에 그 값을 입력한다. 단, SWB의 입력된 BCD 코드는Ex-3코드로 변환 후 1의 보수로 변환 뒤 감산기에 입력된다. 감산기에서는 두 EX-3 코드와C0를 더하여 감산한 후 C4

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2015.11.25

다운로드 장바구니
[쿼터스포함]병렬,BCD 가감산기 결과보고서 / 카르노맵, 게이트 변환

경우 16개 모두 묶으면 1이 된다. 무관항이 있는 경우에는 묶어서 간단하게 된다면 무관항도 같이 묶어주면 되지만 무관항끼리만 묶을 필요는 없다. 무관항은 BCD 코드를 다른 형태로 변경할 때 자주 등장하며 잘 이용하면 회로를 간단하게 나타낼 수 있다.

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2011.01.05 | 수정일 2020.01.29

다운로드 장바구니
[디지털 공학 실습] TTL IC를 이용한 3초과 to BCD 가감산기 설계

까지 출력가능2. 블록 다이어그램SW1BCD to Ex-3IC 7483Display14 LED가/감산기IC 7483BIN toBCDIC 7483BCD toSegmentIC 7447 ... 기 능회 로 도Display37Segment가/감산 결과 출력동 작 설 명디코딩된 BCD 값을 7Segment로 가/감산 결과 출력(0~18까지 출력)블 록기 능 ... 7483을 통해 가/감산 기능 구현.가/감산된 결과를 TTL IC 7447를 통해 세그먼트, LED 로 결과값을 DisplayADD및 SUB 스위치로 가/감산기를 선택하여 연산.가산일

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2010.06.02

다운로드 장바구니
전가산기 겸 전감산기, 2의 보수 로직, 16진수-BCD코드 변환, 16진수-ASCII코드, 블록문이 있는 네스티드 if문 설계

통신회로 및 실습과제 [4] 전가산기 겸 전감산기, 2의 보수 로직, 16진수-BCD코드 변환, 16진수-ASCII코드, 블록문이 있는 네스티드 if문 설계정보통신공학과 ... 겸 전감산기, 2의 보수 로직, 16진수-BCD코드 변환, 16진수-ASCII코드, 블록문이 있는 네스티드 if문 설계하기 였다. 전가산기 겸 전감산기는 SEL변수를 추가하여 0일 ... 때 전가산기 1일 때 전감산기 역할을 하는 회로를 구성하는 것이었고, 2의 보수 로직은 산술연산자를 사용하여 1의 보수를 취한 다음 마지막 비트에 1을 추가하여 간단한 2의 보수

Non-Ai HUMAN
| 리포트 | 8페이지 | 3,000원 | 등록일 2014.07.11

다운로드 장바구니
BCD 가산기 설계 결과보고서

디지털시스템 설계 실습 7주차 결과보고서학과전자공학과학년3학번성명※BCD 가산기 설계1. 그림[3-46]의 블록도와 같이 두 BCD의 입력을 받아 7-세그먼트 FND에 BCD ... 를 출력하는 BCD가산기를 설계하라. 설계는 두 입력을 4비트 가산기로 더한 후, 결과를 다시 BCD로 변환하는 과정을 구성한다.2. 설계된 BCD 가산기를 컴파일, 시물레이션하라 ... )1213(0XD)1314(0XE)1415(0XF)1516(0X10)1617(0X11)1718(0X12)18[표 3-31]연습문제1. 4비트 가산기/감산기에서 입력이 다음 표와 같

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29

다운로드 장바구니
판매자 표지

기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계

기의 회로를 만들고 구현한다 . 1. 입력 : DIP 스위치를 이용해 10 진수 입력 구현 2. 감가산기 : 감산기와 가산기의 차이와 유사성을 확인하고 두 개의 회로를 합쳐서 구현 ... 시켜 2 진수 표현 입력 스위치에는 풀업 저항을 사용PSPICE 결과 3 PSPICE Simulation( 입력 )설계 이론 2 2. 감가산기 - 계산기의 집적도를 고려 가산기와 감산기 ... 를 동시에 설계 -AND, OR, XOR 와 같은 기본 소자들로 FULL ADDER 를 구현하고 , 이를 합쳐서 가산기를 구현했다 . - 감산기의 뺄셈 연산은 빼는 값의 보수 형태

리포트 | 15페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
디코더, mux, comprator, 4비트 감가산기

-adder-subtractor위 식은 4bit 가감산기를 나타낸것인데 이는 하나의 회로에서 덧셈과 뺼셈을 모두 할수 있는 회로입니다. 우선은 입력값으로는 a,b와 부호를 결정짓 ... 받도록 하였습니다.간격은 1ns로 하였고 입력 값(a,b,op)를 선언해주었습니다. 그리고 a와 b값을 8비트 연산으로 연결해주었습니다. 여기서 op값이 1로 지정해주어서 감산기 ... 값과 4개의 출력 값이 있습니다. 여기에서는 2개의 입력값을 AND gate 연산과 Not를 이용해서 총 4가지 출력값을 도출 하였습니다.이를 응용해서 BCD 2진법 입력값 4개

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

다운로드 장바구니
디지털공학 레포트 모음

0110010101011001100101111000100101010111001001010111111010100111000011101001111001011010111001000110101110110011● 반감산기(Half Subtracter : H.S)-2개의 비트들을 빼서 그 차를 산출하는 조합회로이다.InputOutputABb(borrows(s ... ● 전감산기(Full Subtracter : F.S)Full Subtracter00ABb _{i}b _{o}0101111000ABb _{i}s ... 의 게이327.324) _{8}?문자 데이터의 표현1) BCD코드->BCD코드는 2진화 10진 코드라고도 하며, 6비트로 구성되어 하나의 문자를 나타내므로, 모두 64 종류의 문자

Non-Ai HUMAN
| 리포트 | 98페이지 | 5,000원 | 등록일 2021.05.16

다운로드 장바구니
[논리회로실험] 가산기&감산기 예비보고서

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부:제출일:과목명:교수명:학 번:성 명:실험 3. 가산기 & 감산기1. 실험목적1) Logic ... gate를 이용해서 가산기와 감산기를 구성한다2) 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작원리를 이해한다.2. 실험이론1) 반가산기- 2진수 덧셈에서 맨 ... ) 로 표현ABCiSCo00000001100101001101100101010111001111113) 반감산기- 한 자리인 2진수를 뺄셈하여 차와 빌림수를 구하는 회로- D : 차

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2021.04.06 | 수정일 2023.03.29

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - 74LS192를 이용한 Up-Down Counter 실험 1

와 1개의 점으로 이루어진 표시장치이다. 마디와 점은 모두 LED이며, 7개의 마디를 선택적으로 온/오프하여 숫자나 영문자를 표시하고, 점으로는 소수점을 표시한다.? BCD 코드 ... 하면, ‘b'와 ’c‘의 마디가 on 되어 10진수 ’1‘이 표시된다.? 7447 디코더- 7447 디코더는 BCD 코드를 10진수로 바꾸어 7-segment에 표시해 준다. 아래 ... 의 사진은 7447 디코더의 핀 다이어그램으로, 1, 2, 6, 7번 핀은 BCD 코드 입력 단자이고, 9 ~ 15번 핀은 출력 단자이다.- 출력 단자는 7-segment의 7개

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
디코더, mux, Comparator, 4비트 감가산기

부터 순차 입력해 가면 된다.② OP앰프 등의 차동 증폭기를 사용하여 전위차를 살피는 회로로, 한 쪽 입력 단자에 기준 전압, 다른 쪽에 입력 전압을 가하면 전압의 차에 따른 ＋

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

다운로드 장바구니
판매자 표지

합격자가 알려주는 남동발전 전기NCS 전자 및 통신일반

기와 감산기를 설계할 수 있었습니다.이제 회로에 다른 소자를 추가하여 적분연산을 시도해보겠습니다.반전단자가 가상 접지 되어있으므로 아래처럼 식을 쓸 수 있고, 회로를 해석할 수 있 ... 입니다.)② 출력 임피던스는 0입니다. ( 출력전류값에 관계없이 출력전압이 동일한 크기로 증폭되어 나옵니다.)다.)③ 두 입력신호가 같을 때, 출력은 0이 됩니다.④ 무한대 ... 의 대역폭을 가집니다. ( 주파수에 관계없이 출력이 일정합니다.)⑤ (개방루프)전압이득이 무한대값을 가집니다.○ OP-Amp 반전 증폭기이상적인 연산 증폭기는 무한대의 이득을 가집니다

Non-Ai HUMAN
| 시험자료 | 31페이지 | 25,900원 | 등록일 2021.03.10 | 수정일 2025.09.07

다운로드 장바구니
가산기와 감산기 회로 레포트

가산기와 감산기 회로1. 실험목적① 가산기 회로 설계 및 실험② 감산기 회로 설계 및 실험③ BCD 가산기 회로 설계 및 실험2. 배경이론- 가산기① 반가산기 : 2개의 2진수 ... 하여 합(Sn)과 자리올림수(Cn)를 출력하여 얻는 논리 회로- 감산기① 반감산기 : 2개의 2진수 A와 B를 감산하여 차의 출력 D(difference)와 자리빌림수 b ... (borrow)의 출력을 얻는 논리 회로② 전감산기 : 2개의 2진수 An과 Bn을 감산하고 전에 자리빌림수(bn-1)를 이용해 차(Dn)와 자리빌림수(bn)를 출력하여 얻는 논리 회로3

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2019.06.21

다운로드 장바구니
디지털 실험 7장(가산기,감산기) 결과보고서

실험 6장 비교기1. 실험목적- 가산, 감산 연산을 구현해 본다.- 4비트 2진수를 Excess – 3 코드로 변환하는 변환기를 설계, 구현, 실험한다.- 3 오버 플로우 ... 를 하는데 시간이 너무 오래 걸렸다. 가산기, 감산기는 1학기 때 디지털공학 강의를 들으면서 배웠던 기억이 있는데, 이것을 실험으로 표현하려니 막막한 느낌이 들었다. 도무지 연결 ... (overflow) 검출로 부호화 수의 가산기 설계를 완성한다.2. 실험순서1) 그림 7-5는 2진수를 Excess-3코드로 변환하는 회로를 부분적으로 완성한 설계이다. 그것은 이론 요약

Non-Ai HUMAN
| 리포트 | 6페이지 | 3,000원 | 등록일 2019.12.17

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 결과레포트

논리회로실험 A반결과8장보수와 병렬 가?감산기5조이름학번실험일15.04.07제출일15.04.14전원전압 4.89V, SN74LS83실험 8.3 2의 보수를 이용한 4비트 2진 가 ... ?감산기다음과 같이 4비트 병렬 2진 가?감산기 회로를 결선하고, 출력 값을 측정하여 표를 완성하라.입력출력(SW=X)출력(SW=Y)A _{4}A _{3}A _{2}A _{1}C ... } 을 가산하여C _{4}S _{4} S _{3} S _{2} S _{1}이 출력된다.이때C _{4}는 자리 올림값이다. SW에 Y를 연결한다면 감산기가 되어A _{4}A _{3}A

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
4비트 병렬 가감산기, BCD 가산기

를 바탕으로 병렬 가?감산기를 설계하고 동작 특성을 이해한다.? BCD 코드를 변환하는 회로 설계 방법을 알아본다.기본 이론? 반가산기와 전가산기반가산기는 두 개의 2진수 한자리 ... 디지털 논리회로1. 4bit parallel-adder/subtracter2. BCD adder서론학습목표? 반가산기, 전가산기의 동작을 이해하고 설계하는 방법을 알아본다.? 이 ... 다.? 병렬가감산기전가산기들을 병렬로 연결하여 여러 비트의 가산기를 만들 수 있으며 이것을 병렬가산기라 한다. 이를 이용하여 2의 보수 뺄셈도 가능하게 만들 수 있으며 회로는 다음

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,500원 | 등록일 2015.12.10

다운로드 장바구니
BCD to EX-3 가감산기 설계 보고서

BCD TO EX-3 설계 보고서1. 작품 설명이 회로는 2개의 BCD 코드를 입력 받아 3초과 코드로 변환을 한 뒤에 가산 또는 감산을 실행을 한 뒤에 가산 또는 감산 되 ... 코드(0-9)까지의 숫자를SW1과 SW2에 각각 입력한다.그 입력된 숫자는 가산기 7483을이용하여 0011(3)을 가산하여BCD코드를 3초과 코드로 변환을 한다.이렇게 변환된 3 ... : 0000을 입력하면 0011로 출력되어 집니다.) 로써 S4S3S2S1이 출력됩니다.가산기에서 출력된 S4S3S2S1는 LED와 연결되어 BCD코드가 3초과코드로 변환 된것을 눈

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2011.05.25

다운로드 장바구니
디지털 시스템 설계 및 실습 전감산기 설계

전감산기 설계1. 실습목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야한다. 그리고 감산한 결과 ... 와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... ~else(Verilog) 또는 if~then~elsif~end if(VHDL) 형식을 배울 수 있다.2. 전감산기의 진리표xyzDB0

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니

이전10개12 3 4 5 다음10개

파워링크

신청하기