"VHDL이란"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 개념 vhdl VhdL 역사 라인트레이서 updown counter fsm booth multiplier Full Adder mu0

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL이란" 검색결과 1-20 / 74건

VHDL이란?

디지털 회로 설계HW#2목차VHDL이란?VHDL의 장단점VHDL의 구성1)Entity declaration2)Architecture body3)Library, ObjectVHDL ... modeling)참고 문헌VHDL이란?지난 과제에서 조사해봤던 반도체 기술과 더불어 집적회로의 성능과 집적도는 지금까지 빠른 속도로 발전해왔다. 따라서 이러한 고도로 집적화된 IC와 시스템 ... 을 설계하기 위해서는 이에 따른 표준화된 프로그래밍 언어설계가 필요하게 되었다. VHDL(Very High Speed Integrated Circuit Hardware

리포트 | 13페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
VHDL이란?

VHDL을 이용한 ASIC 설계VHDL-VHSIC Hardware Description Language(VHSIC : Very High Speed Integrated ... : IEEE(Institute of Electrical and Electronics Engineers 《미》 전기전자 기술자 협회) 표준으로 제정된 언어-VHDL Design Unit ... -Reserved word : 예약어, VHDL 구문을 의해 미리 정의된 문자열identifier로 사용할 수 없다entity, is, port, end, of, begin 등-Comment

리포트 | 2페이지 | 1,000원 | 등록일 2004.12.09

다운로드 장바구니
10장 VHDL 설명 및 문법 예비

① VHDL 언어 자체의 복잡성② Full-custom 설계 방식에 비해 최적화된 설계가 어려움다. VHDL의 설계기법 (모델링별 설계기법)1) 동작적 모델링 기법동작적 모델링이란 ... 디지털공학실험 ? 10장, VHDL 설명 및 문법 예비보고서1. 목적가. VHDL의 특징과 설계기법에 대하여 학습한다.나. VHDL 설계를 위한 기본적인 문법을 학습한다.2 ... . 이론가. VHDL의 역사VHDL은 상위의 동작 레벨부터 하위의 게이트 레벨까지 하드웨어 및 그 동작을 기술할 수 있도록 만들어진 하드웨어 기술 언어이다. 미 국방성에 의하여 개발

리포트 | 9페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
디지털 시계 실습 vhdl 레포트 (12,60진 카운터)

가지만, SEL가 눌러진다면 초, 분, 시간에 따른 스위치에 따라 값이 바뀌게 된다.Component 문이란 Vhdl 의 표현방법중 하나로 구조적 모델링 기법으로 아래와 같 ... -------p.3멀티플렉서의 정의Vhdl를 이용한 코드출력 결과FND Decoder---------------------------------------------------p ... .6FND Decoder 의 정의Vhdl를 이용한 코드출력 결과1초 생성기----------------------------------------------------p.8이론

리포트 | 19페이지 | 2,000원 | 등록일 2020.10.05

다운로드 장바구니
SoC 보고서 - 4.8051

는System on a chip의 약자로 하나의 시스템을 한 칩안에 집적하는 것을 뜻한다. 여기서 시스템이란 컴퓨터 시스템과 칩을 설계하는 목적이 되는 기능이 결합된 것을 의미한다. 즉 ... 의 SoC를 구현하는 것이다. 하지만 여기서는 MCU에RAM과ROM을 연결하고 연동하는 것만 진행했다. ROM에는 이미 작성된 hex파일을 넣어서 동작하도록 한다.8051 VHDL코드 ... 는 그림1-D-3에서 볼 수 있듯이 다수의 VHDL코드를 연동해서 작성한 것으로 상위 계층과 하위계층으로 나누어져 있다.코드는 가장 상위인 mcu_core만 살펴볼 것이다.[그림1-D

리포트 | 30페이지 | 2,500원 | 등록일 2021.09.23

다운로드 장바구니
판매자 표지

Full adder VHDL 실습보고서(전가산기)

1.목적(Purpose)이번실습에서는 4 bit Full adder(4비트 전가산기)와 Subtractor(감산기)를 직접 VHDL코딩을 통해 구현하는 실습이다. 이론으로만 알 ... design, Charles, Larry L Kinney 7th3. Source & Results1) VHDL Source1-1)Full adder그림4. Full adder 코드 ... )Test bench source그림 6. 4bit adder/subtractor Testbench 코드선언 부분입니다. VHDL에서 만들어 두었던 것을 토대로 Test bench

리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

다운로드 장바구니
판매자 표지

122. (전공_PT 주제) 반도체 디지털 회로설계 의 개념과 기술동향을 설명한 후, HDL 코딩에 관하여 설명하시오.

하고 있습니다.머신러닝 및 인공지능 기술의 적용이 진행 중입니다.설계 도구의 발전으로 설계 과정이 향상되고 생산성이 향상됩니다.HDL 코딩의 개념과 기술동향개념H D L 코딩이란 ... 를 들어, Verilog 또는 VHDL과 같은 HDL 언어의 구문과 규칙을 숙지하여 회로를 효과적으로 작성할 수 있어야 합니다.※ 학사 수준에서는 HDL 언어(예: Verilog ... , VHDL)의 기본 구문과 기능을 학습합니다. HDL을 사용하여 간단한 회로를 설계하고 시뮬레이션하는 방법을 배웁니다.(7) 저 전력 설계 지식반도체 디지털 회로 설계에서는 전력

자기소개서 | 8페이지 | 3,000원 | 등록일 2023.06.09 | 수정일 2024.06.05

다운로드 장바구니
논리회로설계실험 라인트레이서 레포트

논리회로설계 실험 설계프로젝트 보고서주제 : 라인트레이서 설계1. 설계 배경 및 목표1) 설계 배경지금까지 여러 VHDL표현 방식에 대해서 배우고 그에 따른 여러 조합회로와 순차 ... 회로를 설계하였다. 순차회로에서 설계한 분주기 설정, finite state machine 설계 등이 linetracer를 설계하는데 많이 사용될 수 있었다. 또한 VHDL로 작성 ... _선 센서 모듈이란?윗면에는 7개의 청색 led와 황색 led가 위치해 있다. 청색 led는 모듈 뒷면의 발광센서가 발광할 때 켜지게 되며, 황색 led는 수광센서가 반사된 빛

리포트 | 15페이지 | 7,000원 | 등록일 2021.10.09

다운로드 장바구니
(합격자소서)대한상공회의소 공장자동화

1. 지원동기[준비된 인재]저에게 "일"이란 사랑하는 사람들과 국민들을 위해 더 멋진 대한민국을 만들어 주고자 함입니다. 그 꿈을 국내의 인적 자원 개발에 대한 관심으로 구체 ... ]공장 자동화를 위해서는 H/W뿐만 아니라 S/W적인 지식 역시 중요하다고 생각합니다. 대학 4학년 때, 전자공학실험 수업으로 FPGA기반 VHDL을 이용한 라인트레이서 프로젝트

자기소개서 | 3페이지 | 3,000원 | 등록일 2020.12.31

다운로드 장바구니
(합격자소서)서울교통공사 전자

1. 서울교통공사 입사 후 실천하고자 하는 목표를 자신의 역량과 결부해 기술하시오.[준비된 인재]저에게 "일"이란 사랑하는 사람들과 국민들을 위해 더 멋진 대한민국을 만들어 주 ... 역시 중요하다고 생각합니다. 대학 4학년 때, 전자공학실험 수업으로 FPGA기반 VHDL을 이용한 라인트레이서 프로젝트를 수행하였습니다. 프로젝트의 내용은 8자형의 트랙에서 각 팀

자기소개서 | 2페이지 | 3,000원 | 등록일 2020.12.31

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

이론Verilog HDL과 VHDL의 장단점(1) HDL (Hardware Description Language)먼저 Verilog HDL과 VHDL을 포함하는 HDL에 대해서 ... 이야기하고자 한다.HDL이란 하드웨어(회로)의 특징(기능 및 동작)을 기록하여 서술할 때 사용되는 언어이다. 다시 말하면 하드웨어를 묘사하기 위한 언어로 하드웨어를 구성할 시에 일일이 ... 을 명령하는 소프트웨어 언어인 C, C++, JAVA과 하는 역할이 다르다.(2) Verilog HDL과 VHDLVerilog HDL과 VHDL는 모두 HDL하드웨어 설명언어이다. 두

리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
VHDL에 의한 논리 시스템 해석 및 설계

VHDL에 의한 논리 시스템 해석 및 설계12.1 하드웨어 기술언어의 개요하드웨어 기술 언어 (HDL : Hardware Description Language)는 회로 설계 ... 하다.다. VHDLVHDL이란 VHSIC(Very Speed Integrated Circuit) HDL(Hardware Description Language)의 준말로써 1983년 DOD ... 복잡해져갈 반도체 회로 설계의 미래를 대비하며 회로 설계의 효율성을 증대 시키기 위해 VHDL을 만든 것이다. 반도체를 Design함에 있어 향후 기하급수적으로 늘어갈 Gate

리포트 | 38페이지 | 5,000원 | 등록일 2017.12.30

다운로드 장바구니
판매자 표지

2018 삼성물산, 삼성전자, 자소서, 자기소개서, IT직무 , 삼성그룹, 삼성, 대기업

두 과목은 모두 VHDL로 FPGA를 설계하는 수업이었습니다. 논리회로설계 수업 때 배우는 여러 가지 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다. 처음 배우는 언어는 곧 잘 ... 이해를 하고 재밌어 했지만, VHDL은 제가 생각한대로 되지 않았습니다. 하드웨어 언어는 c언어와 너무나 달랐습니다. 곧 중간고사가 끝나고 팀원과 함께 프로젝트를 시작하였고 간단 ... 이 잘못 됐는지 발견을 못하고 결국 처음부터 설계를 했습니다. 다른 과목의 시험에는 신경 쓰지 못하고 밤새 VHDL설계만 했지만 결국 마감일까지 완성을 못했습니다. 실패의 요인 중

자기소개서 | 4페이지 | 8,000원 | 등록일 2018.05.18

다운로드 장바구니
논리회로설계실험 기본게이트설계 예비보고서

에 출력은 항상 거짓이 된다.동작적 모델링, 자료 흐름 모델링, 구조적 모델링 이란?동작적 모델링 (Behavioral Modeling)회로의 내부 구조 대신 회로가 무엇을 수행할 것 ... 인지에 대한 기능을 기술하는 VHDL의 표현 방법이다. 동작적 모델링의 특징으로는 문서화 편의성이 우수하며, 입력상태에 대한 출력 결과만을 고려한 기술 방법이다. 또한 시스템 ... (Dataflow Modeling)동작적 모델링 보다 한단계 낮은 레벨의 VHDL의 표현 방법으로 데이터 흐름을 나타내듯이 시스템의 기능을 나타낸다. Boolean funtion

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
판매자 표지

[전기실험]디지털 공학 실험 레포트 1장(문제풀이)

.DIP는 쓰루 홀 삽입형으로 되어있고 (through-hole)쓰루 홀 삽입형이란 PCB의 구멍(홀)에 IC를 삽입하는 핀(또는 리드)을 가지고 있어 PCB의 반대편에서 납땜 ... 를 나타내지 않은 것은?PAL, GAL, SPLD, VHLD, CPLD, AHDL, FPGA, VHDL, AHDL이다.28. 다음은 각각 무엇을 나타내는가?(a) SPLD (b) CPLD

리포트 | 5페이지 | 1,500원 | 등록일 2020.04.20

다운로드 장바구니
VHDL을 이용한 VGA Pattern Generator 설계

VHDL 및 실습ReportVGA Pattern Generator제출일2013년 5월 19일최종기한2013년 5월 20일담당교수최 종 성 교수님학과전 자 공 학 과학번 ... 2009144029이름우 경 제1. 실습명 : VGA Pattern Generator2. 실습목표 :① 3색 세로줄 패턴을 VHDL로 설계 및 DE2동작확인하기② 3색 본인이름을 VHDL ... 로 설계 및 DE2동작확인하기③ 4색 가로줄그라데이션을 VHDL로 설계 및 DE2동작확인하기④ 위 세가지를 State Machine으로 설계 및 DE2동작확인하기3. 이론① 3원색 3

리포트 | 16페이지 | 2,000원 | 등록일 2014.05.31 | 수정일 2014.06.02

다운로드 장바구니
아주대 논리회로실험 설계 8by8 multiplier 결과보고서

의 Multiplier HDL(VHDL) 구현 및 FPGA 검증)- 곱셈에 대한 다양한 알고리즘에 대하여 이해한다.2. 설계 이론(선택알고리즘 이론)1)알고리즘 이란?어떤 문제를 해결 ... 방안vhdl이란 언어를 처음 접하여서 여러 관련 도서를 이용하여 공부하느라 상당히 오랜 시간을 보냈다. 또한 우리가 선택한 알고리즘을 코드로 표현하는 것이 상당히 힘들었다. 우선 ... 평가- 개인용 컴퓨터상에 student version VHDL software 설치방법 소개알테라 사이트에 접속하여, 모델심과 쿼터스 프로그램을 설치한다.기본적인 모델심 사용법

리포트 | 18페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
판매자 표지

정보응용실험 - Library, Package, Procedure, Function Report

을 Library 안에 등록하여 사용하는데 각각의 simulator 들은 자신이 사용할 Package 나 Entity 등을 포함하는 Library을 VHDL 문을 컴파일 할 때에 미리 ... 프로그램 선언;end package_name;package body package_name is부 프로그램에 대한 vhdl 문장end package_name;Package에서 부 ... 프로그램이 package declaration에 선언되지 않았을 경우에는 package body가 필요 없다.3. Procedure 문VHDL에는 자주 쓰이는 설계의 일부분을 기능

리포트 | 2페이지 | 1,500원 | 등록일 2013.06.08

다운로드 장바구니
ASM-자기소개서-국문

만 아니라 인턴실습도 반도체 분야에 집중하였습니다. 저는 2학년 1학기 물리 전자공학이란 과목을 통해 반도체의 동작원리 및 메커니즘에 대한 공부를 통해 반도체의 기초를 다지게 되었고 그 ... 많은 프로젝트를 진행하였습니다. 기본적인 회로설계, C++/C 프로그래밍뿐만 아니라 VHDL Verilog, SOC, 영상처리, 그리고 임베디드 소프트웨어 설계 및 실습과 같

자기소개서 | 2페이지 | 3,000원 | 등록일 2016.04.04 | 수정일 2018.05.16

다운로드 장바구니
지역사회간호 만성질환 관리[고지혈증PPT]

라 고밀도 지단백이 감소한 상태 이상지질혈증 이란 ? → 지방 대상의 조절 이상으로 혈액 속의 콜레스테롤 및 지방질 성분이 혈관 벽에 쌓여 염증을 일으키는 질환 으로 동맥경화증 및 각종 ... 심혈관 질환 의 위험인자 고지혈증 이란 ? 본 론고지혈증 총 콜레스테롤 HDL 콜레스테롤 중성지방 LDL 콜레스테롤 혈액 속 지방질 4 개 본 론Fig.1 혈관 벽에 쌓여 심혈관 ... 혈증질 대사의 각종 단계에서 갑상선 호르몬의 작용이 필요 . 갑상선 기능 저하시 LDL , VHDL 잔유물 , 길로미크론 증가함 신증후군과의 원인관계 간에서의 지질생산 증가시 고중

리포트 | 33페이지 | 2,000원 | 등록일 2018.04.20

다운로드 장바구니

이전10개12 3 4 다음10개

파워링크

신청하기