"전전컴설계실험2"의 검색결과 입니다.

통합검색(63)
리포트(61)
자기소개서(2)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전컴설계실험2 전전설1 d플립플롭cadenc xilinx 시계 Verilog RTL verilog 전전컴설계실험

EasyAI “전전컴설계실험2” 관련 자료

+전전컴설계실험2-2주차예비등록일 2014.03.28 | 총 2,867자 | 9페이지 | 1,500원
+전전컴설계실험2-Final Repor..등록일 2014.03.28 | 총 8,907자 | 24페이지 | 1,500원

외 34건 중 선별하여 새로운 문서 초안을 작성해 드립니다

판매자 표지는 다운로드시 포함되지 않습니다.

"전전컴설계실험2" 검색결과 1-20 / 63건

전전컴설계실험2-2주차예비

=209전전컴실험II_-_Lab_01_TTL_gates_Lab_on_Breadboard디지털디자인-M.Morris Mano ... 2013.9.9-2주차 실험--목차-서론(Introduction)-실험목적-실험을 위해 필수 배경이론, 개념-실험의 가설 및 근거방법(Materials and Methods)-실험 ... 에 비해서 잡음에 의한 데이터변형이 거의 없기 때문에 실험결과해석이 쉽다는 것을 파악한다.2.Materials & Methods(1)Procedure of Lab실험에서 OR

리포트 | 9페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-Final Report

을 100ms씩 count 되도록 설계하였다.(2)Studies form this Project본 프로젝트에서는 이번 설계실험 Final Project를 통해 Xilinx ISE ... 해 본다. 기본적으로 시, 분, 초를 각각의 counter를 통해 구현 해 내 본다. 추가 기능으로 시간 조정 기능과 부가 기능들을 생각하여 설계해 본다.(2)Essential ... 되어 있기 때문에, 이 컨트롤러를 제어하는 Logic이 설계되어야 한다.Text LCD Write TimingText LCD Read TimingText LCD 제어 명령어2

리포트 | 24페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-2주차결과

2013.9.9-2주차 실험--목차-서론(Introduction)-실험목적-실험을 위해 필수 배경이론, 개념-실험의 가설 및 근거방법(Materials and Methods)-실험 ... 에 의한 데이터변형이 거의 없기 때문에 실험결과해석이 쉽다는 것을 파악한다.2.Materials & Methods(1)Procedure of Lab실험에서 OR Gate는 TTL ... 1.-OR Gate 실습회로-(2) Procedure of the Lab 2.실험에서 XOR Gate는 TTL 7486으로 구현되므로 A,B와 Y단자는 TTL 7486의 입출력 핀

리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-4주차예비

Symbol로 호출하여1-bit Full Adder를 다시 설계한다. 그 다음에 다시 1-bit Full Adder를 호출하여 4-bit Full Adder을 설계한다.2 ... gate를 로직 설계한다..2.AND gate를 Synthesize - XST Compile 과정을 거쳐 컴파일한다3.AND gate의 I/O PIN을 설정하기 위해 ... 하여 Half-Adder를 로직 설계한다..2. Half-Adder를 Synthesize - XST Compile 과정을 거쳐 컴파일한다3. Half-Adder의 I/O PIN을 설정하기

리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-5주차결과

Simulation을 수행하시오.-실험과정1) 1-bit Full Adder의 Logic도를 이해한다.2) Gate Primitive Modeling 방법으로 설계하기 위해 다음과 같은 c ... Primitive Modeling 방법과 Behavioral Modeling 방법으로 설계하여 Simulation 통해 동작을 검증한다.(2)Essential ... 초기 설계 단계에서 알고리즘 검증을 위해서 많이 사용한다.2) Dataflow modeling: 신호 및 제어의 흐름과 같은 데이터의 흐름을 나타낸다. 주로 부울대수, 함수

리포트 | 23페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-11주차 결과

2를 이용하여 실험 결과를 확인할 수 있었다. 이제까지 실험의 Output은 LED와 7Segment, Piezo를 통해 확인 할 수 있었는데 이번의 실험은 TEXT LCD에 결과 ... 를 표시하는 실험이다. 자신의 학번과 이름을 TEXT LCD에 표시하는 방법을 학습하여 다양한 HB-Comb2의 기능을 알아본다.(2)Essential Backgrounds for ... )Procedure of Lab-Lab 11. Xilinx ISE S/W 의 Project에 Veliog 코드를 이용하여 Text LCD (학번,이름) 를 설계한다..2. Text LCD

리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-7주차결과

of this Lab이번 실험은 조합 논리 회로에 대해 기본 개념을 이해하고 Mux와 BCD-to Excess 3 converter의 조합 논리 회로를 직접 설계하는 과정을 통해 ... )Hypothesis of this Lab & Basis of the assumption조합 논리 회로의 특성을 이해하고 실제 실험을 하기 전에 Xilinx 설계를 통해 이번 실험 ... )Procedure of Lab가.PreLab-PreLab12비트2 : 1 MUX 회로를 설계하시오입력A : BUS Switch 1,2입력B : BUS Switch 3, 4입력S

리포트 | 20페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-7주차예비

0I1-실험과정1. Xilinx ISE S/W 의 Project에 Veliog 코드를 이용하여 2:1 Mux를 설계한다..2. 2:1 Mux 를 Synthesize - XST ... S0’I2 +S1S0I3-실험과정1. Xilinx ISE S/W 의 Project에 Veliog 코드를 이용하여 4:1 Mux를 설계한다..2. 4:1 Mux ... onverter의 조합 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증해본다.(2)Essential

리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험1-2주차결과

-2주차 Pre Lab-학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수천창율 교수님담당조교황병민 조교님수업날짜2013.3.18 -2주차 실험--목차-서론 ... 실험의 목표이다. 더불어 실험이 끝나면 시뮬레이션과 실제 결과를 비교하여 그 차이를 분석한다.(2)Essential Backgrounds for this Lab용도함수발생기 ... 링의 On/Off에 따라 파형의 변화가 생길 것이다. 그 변화를 살펴보는 것이 이번 실험의 목적이다.2.Materials & Methods(1)Procedure of Lab-Lab

리포트 | 20페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-8주차예비

의 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증해본다.(2)Essential Backgrounds for this ... ]: LED 1~4)1. Xilinx ISE S/W 의 Project에 Veliog 코드를 이용하여 4-bit Shift Register 를 설계한다..2. 4-bit Shift ... -bit Shift Register (Included Enable)를 설계한다..2. 4-bit Shift Register (Included Enable)를 Synthesize

리포트 | 11페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-10주차 결과

egment에 숫자가 표시되면서 Piezo에서 해당하는 소리를 내는 회로를 직접 설계 실험해본다.(2)Essential Backgrounds for this Lab-7 Segment숫자 ... 을 7Segment로 표현하는 과정으로 설계한다.실험2에서는 HB-Comb의 새로운 기능인 Piezo와 7Segment를 결합시키는 실험이다. 도레미파솔라시도의 음계를 주파수에 맞 ... 에 Veliog 코드를 이용하여 4-bit up/Down counter With 7Segment 를 설계한다..2. 4-bit up/Down counter With 7Segment

리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-9주차결과

도록 설계하였다. Lab 2의 8-bit Up/Down Counter실험에서도 마찬가지로 Edge-triggered 원리를 이용했다. 이 때는 Up/Down bit가 1이면 Up ... 함으로써 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증해본다.(2)Essential Backgrounds for this ... -Moor..-5-4-3-2-1 감소하는 것으로 가정한다.2.Materials & Methods(1)Procedure of Lab-Lab 14-bit up counter를 설계하시오

리포트 | 18페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-Final Project PPT

전자전기 컴 퓨터 설계실험 2 Experiments in Electrical Computer Engineering 2 Design Project -Digital Clock- 담당 ... 교수 : 문용삼 교수님 담당조교 : 김민혁 조교님 2009440138 정필웅 1 /8 roject Report P프로젝트 목적 프로젝트 진행일정 기능 기타사항 목 차 2 /8 ... 시계 구현 – 시 / 분 / 초 구현 및 동작 검증 ) 2 주차 ( 기본 시계 구현 - 시 / 분 / 초 조절 기능 구현 및 동작 검증 ) 3 주차 ( 부가 기능 구현 및 프로젝트

리포트 | 8페이지 | 1,000원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-12주차 결과

하였다.6.참고문헌(References)전전컴실험II_-_Lab_09_Application_Design_Ⅱ@_Text-LCD_Control_교안전전컴실험II_-_Lab_09_Application_Design_Ⅱ@_Text-LCD_Control_응용과제2 ... USB cable(3)Matters that require attentions실험2에서 Text LCD (학번,이름) with Shift를 설계 할 때 HBE-Combo2 장치 ... LCD 화면의 커서를 좌우, 위아래, 처음 위치로 옮기는 동작과 학번의 Count Up/Down 이 가능하는 기능을 설계해본다.(2)Essential Backgrounds for

리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-4주차결과

시뮬레이션.설계파일을 FPGA 모듈에 탑재시켜 HBE-ComboII-SE 장비 내에서 물리적으로 입출력을 구현한다.(2)Essential Backgrounds for this ... 다음에 다시 1-bit Full Adder를 호출하여 4-bit Full Adder을 설계한다.2.Materials & Methods(1)Procedure of Lab-Lab 1 ... AND Gate1. Xilinx ISE S/W 의 Project에 Schematic 파일을 추가하여 AND gate를 로직 설계한다..2.AND gate를 Synthesize

리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-5주차예비

과Timing Simulation을 수행하시오.-실험과정1) 1-bit Full Adder의 Logic도를 이해한다.2) Gate Primitive Modeling 방법으로 설계하기 위해 ... 하는 것을 말한다. 즉 초기 설계 단계에서 알고리즘 검증을 위해서 많이 사용한다.2) Dataflow modeling: 신호 및 제어의 흐름과 같은 데이터의 흐름을 나타낸다. 주로 부울 ... 차 실험--목차-서론(Introduction)-실험목적-실험을 위해 필수 배경이론, 개념-실험의 가설 및 근거방법(Materials and Methods)-실험 도구 및 재료-실험 절차

리포트 | 14페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-6주차결과

Comparator와 4-bit Comparator를 설계해본다.(2)Essential Backgrounds for this Lab-가산기가산 기능. 즉, 가수(added ... (2)InLab21-bit Comparator를 이용해 4-bits Comparator를 설계하시오.-Verilog Coding4-bits ComparatorTestbenchcode ... 감산기와 비교기에 대한 작동원리와 이론적인 계산방법에 대해 알 수 있었다. 감산기는 전에 실험했던 가산기에 Inverter가 추가된 회로로 뺄셈을 계산하기 위해 2'의 보수를 취한

리포트 | 17페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-10주차 예비

하여 주파수를 대역별로 음계를 인가하면서 그리고 버튼을 눌렀을 때 7 segment에 숫자가 표시되면서 Piezo에서 해당하는 소리를 내는 회로를 직접 설계 실험해본다.(2 ... : LED 81. Xilinx ISE S/W 의 Project에 Veliog 코드를 이용하여 4-bit up/Down counter With 7Segment 를 설계한다..2. 4 ... Piezo 를 설계한다..2. 7Segment With Piezo 를 Synthesize - XST Compile 과정을 거쳐 Compile한다3. 7Segment With Piezo

리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-12주차 예비

_Application_Design_Ⅱ@_Text-LCD_Control_교안전전컴실험II_-_Lab_09_Application_Design_Ⅱ@_Text-LCD_Control_응용과제2 ... -WoongText LCD CodeText LCD Test Bench CodeText LCD Silmulation4.참고문헌(References)전전컴실험II_-_Lab_09 ... 에 Veliog 코드를 이용하여 Text LCD 를 설계한다..2. Text LCD 를 Synthesize - XST Compile 과정을 거쳐 Compile한다3. Text LCD

리포트 | 13페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-11주차 예비

LabXilinx에서 Verilog Code를 이용하여 설계한 결과를 HB-Comb2를 이용하여 실험 결과를 확인할 수 있었다. 이제까지 실험의 Output은 LED와 7Segment ... /W 의 Project에 Veliog 코드를 이용하여 Text LCD (학번,이름) 를 설계한다..2. Text LCD (학번,이름) 를 Synthesize - XST ... 21. Xilinx ISE S/W 의 Project에 Veliog 코드를 이용하여 Text LCD (학번,이름) with Shift 를 설계한다..2. Text LCD (학번

리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니

이전10개12 3 4 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감