"디지털집적회로설계"의 검색결과 입니다.

통합검색(861)
리포트(728)
자기소개서(82)
시험자료(26)
방송통신대(15)
논문(6)
이력서(2)
서식(1)
표지/속지(1)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

집적회로설계 디지털집적회로 학사편입 집적회로 DIFFUSION 공정 성균관대 cad

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털집적회로설계" 검색결과 1-20 / 861건

디지털집적회로설계 이론과제

Prob. 1) Dynamic CMOS (10 pts)Suppose we wish to implement the two logic functions given by F = A + B + C and G = A + B + C + D. Assume both true and ..

리포트 | 5페이지 | 2,000원 | 등록일 2023.11.25

다운로드 장바구니
디지털집적회로설계 14주차 실습

의 브레드보드 위에 옮기는 과정이라 할 수 있다. 초점은 먼저 순차회로의 물리적 배열을 위한 D-flip flop의 설계였다. D-flip flop을 구축하는 방법은 다양하지만, 트랜지스터 ... •Discussions이번 프로젝트의 핵심은 Ripple Carry Adder에 D-flip flop을 통합해 순차회로를 실현하는 것이었다. 강의실에서 배운 이론을 현실 ... 가 가장 효율적으로 쓰이는 전송 게이트 방식을 채택했다. 이는 이전 과제에서 이미 설계한 subcell을 활용하는 결정이었다. 그 후에는 이미 구현해본 CMOS Full Adder

리포트 | 10페이지 | 2,000원 | 등록일 2023.11.25 | 수정일 2023.12.10

다운로드 장바구니
디지털집적회로설계 10주차 실습

OR은 NOR + INVERTER로 만들 수 있다. 레이아웃에서 둘의 레이아웃을 합쳐서 만들었고, 이에 대한 파형을 확인해봤다. 확인해본 결과, 결과가 제대로 나온 것을 확인할 수 있다.•Discussions이번 시간은 지난 주의 실습에 이어 추출하고 그에 대한 파형을..

리포트 | 5페이지 | 2,000원 | 등록일 2023.11.03

다운로드 장바구니
디지털집적회로설계 12주차 실습

• SolutionsStatic CMOS Full Adder Schematic Layout그림1을 참고하여 Static Cmos Full Adder 를 그렸다. 12개의 PMOS, 12개의 NMOS, Inverter 2개에 대한 4개의 트랜지스터로 총 28개의 트랜지스..

리포트 | 9페이지 | 2,000원 | 등록일 2023.11.25

다운로드 장바구니
디지털집적회로설계 7주차 실습

❑ 2-to-1 MUXMUX의 gate level을 보면 2개의 and gate, 1개의 not gate, 1개의 or gate가 필요한 것 을 알 수 있다.또한, boolean equation에서도 확인해보면, 2 to 1 MUX는..❑ 2-to-1 MUX tansi..

리포트 | 9페이지 | 2,000원 | 등록일 2023.11.03

다운로드 장바구니
디지털집적회로설계 13주차 실습

• Solutions❑ MAGIC에서 EXTRACT한 OR GATE의 Delay, Power❑ SPICE 코드 및 설명, 시뮬레이션 결과 및 파형input signal은 실습시간에 했던 and와 동일하게 넣어주었다.이를 엑셀로 확인해보면 다음과 같다.OR GATE에 대..

리포트 | 8페이지 | 2,000원 | 등록일 2023.11.25

다운로드 장바구니
디지털집적회로설계 11주차 실습

의 gate를 참조하여 기본 게이트로 설계했다. OR 게이트에는 6개, NAND 게이트에는 4개, AND 게이트에는 6개의 트랜지스터가 쓰였으며, 전체로 보면 16개의 트랜지스터가 사용됐다.

리포트 | 8페이지 | 2,000원 | 등록일 2023.11.03

다운로드 장바구니
디지털집적회로설계 6주차 실습

표기하지 못했다.•Discussions회로 설계 과정에서는 다양한 노드와 입력, 출력을 정의하였다. 특히, 출력이 아닌 노드는 'w'로 선언하였고, 입력은 'InA', 'InB ... '로, 그리고 출력은 'Out'으로 설정 하였다. 이러한 설정은 회로의 구조와 기능을 명확하게 파악하기 위한 것이었다. XOR 게이트의 설계는 트랜지스터 레벨의 CMOS 회로를 참고 ... 을 호출하여 구현하는 방식과 직 접 트랜지스터 레벨로 구현하는 두 가지 방식 중 선택할 수 있었다.다음 단계는 full adder를 위한 half adder의 설계였다.

리포트 | 5페이지 | 2,000원 | 등록일 2023.11.03

다운로드 장바구니
디지털집적회로 inverter 설계도 및 시뮬레이션 결과

Digital Integrated Circuits0. Description of my designThere are various type of inverters

리포트 | 9페이지 | 2,500원 | 등록일 2023.01.30

다운로드 장바구니
디지털집적회로설계 실습 4주차 보고서

이번 실습은 NAND, INVERTER, AND에 대해 SP파일로 코드를 작성하고, 이에 대한 결과 및 파형을 분석해보는 시간이었다. 처음 다뤄보는 툴이라 익숙하지 않았고, 코드 작성도 특정한 틀에 따라 코드를 작성해야 해서, 하나하나 외워가면서 코드를 작성했다. 특히..

리포트 | 11페이지 | 1,500원 | 등록일 2023.10.09

다운로드 장바구니
디지털집적회로설계 실습 2주차 보고서

• Solutions1. n-diffusion, ndc, poly를 이용해 NMOS를 그린다.Magic layout을 실행하면 DRC 를 체크하여 Design Rule이 어긋나지 않는지 파악한다.“G” Key를 눌러서 grid 표시를 한다.NMOS의 경우,초록색인 n-..

리포트 | 5페이지 | 1,500원 | 등록일 2023.09.14 | 수정일 2023.10.01

다운로드 장바구니
디지털집적회로설계 실습 3주차 보고서

Solutions➔FULL-Static CMOS NAND GATE에 대한 Magic 레이아웃 및 각 부분에 대한 설명1.NMOS단 과 GND⦁n-diff, ndc, poly를 이용해 NMOS를 그린다.⦁n-diff : 실리콘 웨이퍼에 n-type 도펀트를 도입⦁ndc ..

리포트 | 5페이지 | 1,500원 | 등록일 2023.09.21 | 수정일 2023.10.04

다운로드 장바구니
성균관대학교 디지털집적회로설계 cad과제 4

Carry와 mux cell의 delay가 adder의 delay에 가장 dominant하다. 그래서 carry와 mux cell의 delay를 최대로 하기 위해 carry cell의 input들이 Cin=1, G=0, P= 0->1이 되는 상황과 mux cell의 i..

Non-Ai HUMAN
| 리포트 | 20페이지 | 2,000원 | 등록일 2021.05.31

다운로드 장바구니
성균관대학교 디지털집적회로설계 cad과제 2

2) 2-input NORA B Vout0 0 10 1 01 0 01 1 0 이 정상적으로 작동함을 확인할 수 있다.PMOS가 직렬로 연결되어서 Wp를 2배 키워준다.Wp= 720n, Wn = 240n3)2-input NANDA B Vout0 0 10 1 11 0 11..

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2021.05.31

다운로드 장바구니
디집적, 디지털집적회로설계 이론과제 인하대

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
성균관대학교 디지털집적회로설계 cad과제 1

2. Process corner AB에서 A는 nMOS의 전자의 mobility, B는 pMOS 그것이다. N은 normal, S는 slow, F는 fast를 의미한다. 빠른 pmos와 느린 nmos(SF)를 사용하면 Vout이 방전되는 속도가 느려지고 VIL이 증가하..

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2021.05.31 | 수정일 2021.06.01

다운로드 장바구니
성균관대학교 디지털집적회로설계 cad과제 5

. Cell Ratio가 1.5가 되게 설계를 했다. Write를 안정적으로 잘 하려면 NM4, NM3가 PMOS보다 성능이 좋아야 한다. 기본적으로 nmos는 pmos보다 빠르게 동작

Non-Ai HUMAN
| 리포트 | 20페이지 | 2,500원 | 등록일 2021.05.31

다운로드 장바구니
디지털집적회로 D Flip-Flop 설계도 및 시뮬레이션 결과

Digital Integrated Circuits1. Rising-edge triggered D-Flip Flop(a) Functionality of D-FFTII1T2I2I4I

리포트 | 4페이지 | 2,000원 | 등록일 2023.01.30

다운로드 장바구니
디집적, 디지털집적회로설계 실습과제 3주차 인하대

한 회로가 아니어서 비교적 쉽게 진행할 수 있었고 tool을 다루고 단축키를 사용하고 좀 더 익숙해 지는 부분에 있어서는 더 많은 연습이 필요할 것 같다.디지털집적회로설계 실습 3주차 과제 ... 를 조작한다.13번은 metal1과 metal2를 연결하는 부분으로 via라고 부른다.고찰이번 실습은 magic tool을 사용해 CMOS inverter의 layout을 설계 ... 해 보는 것이었다. 우선 이론강의에서 배운 inverter와 CMOS의 제작 과정을 먼저 복습하고 실습강의를 들었는데, 이론강의에서 설계하는 대로 기판에 drain과 source

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
디집적, 디지털집적회로설계 실습과제 13주차 인하대

한 Layout의 회로이다.NAND gate에 각각 4개의 트랜지스터가 사용되고 inverter에 2개의 트랜지스터가 사용되므로 D-FF을 구현하는데 총 36개의 트랜지스터가 사용 ... 된 형태이기 때문에 회로를 직관적으로 이해하며 layout을 작성하기가 편했다.우선 NAND gate의 Transistor size부터 결정해보자.그림3은 NAND gate 회로이 ... )가 진행되도록 했다.그림10과 그림11은 추출한 4-bit RCA with DFF 코드의 회로 구현부다. M1000 트랜지스터부터 M1615까지 총 616개의 트랜지스터가 사용

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감