"논리회로도"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털 논리회로 논리회로 래치와 플립플롭 논리 회로 게임 FPGA 게임 plc plc적용사례 디지털공학개론 디지털집적회로 두더지 잡기

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로도" 검색결과 1,921-1,940 / 3,672건

[논실]예비10, 200820126, 안효중, 4조

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.11.16과목명: 논리회로실험교수명 ... , 68kΩ 1개)[4] 실험 절차① DAC회로도대로 회로를 구성한다. 여기서 OP amp의 역할은 반전 가산 증폭기로써 카운터의 digital 출력에 따라 출력 전압이 바뀌 ... REPORT(Chap.10 예비보고서)전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전

리포트 | 6페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
PLC와 DCS 각각의 개념과 비교

성을 이룬 것은 1970년대까지로 종래의 릴레이 제어방식은 사양서를 회로도로 전개하여 거기에 필요한 제어기기를 설치하고 납땜이나 전기배선작업을 실시하여 요구하는 동작을 실현하였다. 이 ... 방식: 사양서를 회로도에 전개하여 거기에 필요한 제어기기를 결합하여 리드선으로 배선 작업을 해서 요구하는 동작을 실현하는 HARD WIRED LOGIC 방식)1) 릴레이 제어시 ... 퀸스 설계의 용이성과 부품 배치도의 간략화, 시운전 및 조정의 용이함 때문에 설계가 용 이하다③ 신뢰성: 무접점 회로를 이용하기 때문에 유접점기기에서 발생되는 접점사고에 의한 문제

리포트 | 10페이지 | 2,000원 | 등록일 2011.11.22

다운로드 장바구니
해독기와 부호기

디지털 논리 회로 1학년 2학기 4. 조합 논리 회로 4. 해독기와 부호기 ( / )해독기와 부호기의 원리와 구성을 설명할 수 있다. 2x4, 3x8 해독기를 설계할 수 있 ... 다. 4x2, 8x3 부호기를 설계할 수 있다.해독기(decoder)2진수를 10진수로 변환하는 조합 논리 회로 n비트의 2진수를 입력하여 최대 2n 비트로 구성된 정보를 출력한다.부호 ... 기(encoder)10진수를 2진수로 변환하는 조합 논리 회로 2n 비트로 구성된 정보를 입력하여 n비트의 2진수로 변환하여 출력한다.해독기 (decoder)해독기부호기

리포트 | 21페이지 | 1,500원 | 등록일 2010.11.20

다운로드 장바구니
아주대 논리회로실험 실험4 결과보고서

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.10.5과목명: 논리회로실험교수명 ... 04 1개를 이용해서 멀티플렉서를 구성하는 실험이다. 회로도대로 IC를 빵판에 결선한다. 입력선으로는 2개의 선택입력(S0, S1), 1개의 enable(E), 4개의 데이터 입력 ... 멀티플렉서 기능을 하는 IC로써, 1번 실험과는 다르게 한 개의 IC로 멀티플렉서를 구성하였기 때문에 매우 간단하게 결선을 할 수 있었다. 입력선 들을 회로도대로 연결해주고 출력선

리포트 | 7페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
결과보고서 실험 5. 래치와 플립플롭(Latch & Flip-Flop)

에서 R, S가 모두 ‘1’ 일 때의 불안정한 출력을 보완할 수 있고 R-S F/F 의 출력 값의 보수의 결과를 얻을 수 있다. 7476 의 회로를 구성하여 실험한 결과 앞서 논리 ... 출 력TJKQQ`0000111110T F/F (toggle F/F) 회로도→ T F/F 의 실험 결과에서 T가 ‘0’ 일대 Q값을 유지하고 T가 ‘1’ 일대 Q값이 반전되는 것 ... Qlast Q'NO CHANGENAND gate를 이용하여 클럭화되지 않은 R-S latch 회로→ R-S Latch의 실험에서 측정한 결과 값이 이론상의 값과 일치하는 것을 확인할 수

리포트 | 3페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니
설계실습 8. 논리함수와 게이트 예비

, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계하라 ... 회로도를 설계하라.- 2X4 디코더는 입력이 2개이고 출력이 4개인 분배기이다. 입력이 A, B 2개일 때 가능한 조합은 (0,0) (0,1) (1,0) (1,1) 네 개이며 대응하는 출력 Y1 ,Y2, Y3, Y4가 하나씩 1이 되는 것을 말한다. ... 설계실습 8. 논리함수와 게이트1. 목 적여러 종류의 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2. 실험 준비물- 직류전원장치 1대- 오실로스코프 1대- Function

리포트 | 3페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니
예시를 활용한 산업실무기법

에 따른 4가지 유형 8단점 9간트 차트 사용예 9Gantt 차트의 형식 10관리그래프 11관리도의 정의 12p관리도 14UCL/LCL 15파레토도 15파레토도 그림 사용 예시 16 ... 파레토도의 특성/이점 17파레토도의 목적 17파레도토 작성방법 18계통도 19계통도를 작성하는 방법 20용도 20계통도 사용 예 21FMEA 21FMEA의 종류 22목적 22P ... 에는 RFID 태그와, RFID 판독기가 필요하다. 태그는 안테나와 집적회로로 이루어지는데, 집적회로 안에 정보를 기록하고 안테나를 통해 판독기에게 정보를 송신한다. 이 정보

리포트 | 40페이지 | 3,000원 | 등록일 2014.03.17

다운로드 장바구니
AND_OR_NOT gate

가 게이트이다. 게이트는 입력된 데이터에 따라 출력 데이터를 결정하는 회로이며 논리회로라고도 한다. 게이트는 디지털 신호가 빠져나가는 문과같이 생각할 수 있는데, 이때 디지털 신호 ... 000010100111표 AND 회로의 진리표실제 회로와 대응 관계를 보면, 전압이 없을 때를 0, 전압이 있을 때를 1로 하는 정논리와, 전압이 없을 때를 1, 전압이 있을 때를 0 ... 으로 하는 부논리 두 가지 형태가 있다. 정논리와 부논리 개념을 액티브 하이(active high)와 액티브 로우(active low)개념과 연관시켜 볼 수 있다. 순서논리회로

리포트 | 3페이지 | 1,500원 | 등록일 2010.06.18

다운로드 장바구니
홀소자를 이용한 저금통 동전 수 카운팅

차 및 산업용으로 응용마) 회로도 : 홀센서를 이용한 카운터로서 홀센서에 논리를 입력하여 카운트를 하는 시스템입니다. 이 원리를 이용해서 돼지 저금통 구멍에 홀 센서를 부착 ... IC의 구동원리를 알고 회로도를 설계한다.”b) "설계한 회로도를 가지고 기판에 납땜하여 실제로 만들어보고 구동시킨다."다) 부품 및 기기:부품 명모델 및 사양(사진포함)수량부품 ... V, - 디지털 논리와 호환성이 있는 Open-collector 25mA 출력- 역전압 보호회로, -소형의 상용 영구자석으로 동작- 소형의 크기로 견고함, -고온에서 안정하며 자동

리포트 | 4페이지 | 1,500원 | 등록일 2010.12.15

다운로드 장바구니
논리회로의 간략화

실험제목-논리회로의 간략화실험목적-논리회로의 간략화를 이해한다.-카르노도 맵을 사용하여 논리회로를 간략화 한다.실험이론논리회로의 간략화란 특정 2진 신호를 얻기 위한 논리회로 ... 은 앞서 카르노맵을 이용한 논리회로의 간략화를 하였는데 ,카르노도맵과 부울대수에대해서 잘 모르는점이 많았는데 이번 실험을 통해서 ... 를 설계할 때 속도 향상, 부피감소, 비용절감 등의 효과를 얻기 위해 논리게이트의 수를 최소화시키는 것을 논리회로의 간략화라고 한다.불대수식시퀀스 제어 회로는 논리회로를 중심으로 성립

리포트 | 7페이지 | 1,000원 | 등록일 2010.04.27

다운로드 장바구니
디지털 논리 회로 텀 프로젝트 디지털 공중전화

도? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?32.5 전체 회로도? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?53. 팀 구성 및 역할 분담 ... ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?161. Project 목적? 디지털 논리회로 설계 및 실습 과목의 term project 구현? 칩의 기능과 논리구조의 이해? 지금까지 학습한 내용들을 복합하여 하나 ... 가 on되면 작동: 60초 후 적색 LED 점등 및 경고음 발생과 동시에 회로 리셋2.4 시스템 흐름도2.5 전체 회로도3. 팀 구성 및 역할 분담4. 구현 결과완성된 회로Coin 7

리포트 | 16페이지 | 4,000원 | 등록일 2011.01.05

다운로드 장바구니
jk플립플롭

카운터를 설계하면 그림 10-5와 같다. 그림 10-5(b)의 회로도를 살펴보면 NAND 게이트의 출력이 플립플롭들의 비동기식 CLR 단자에 연결되어 있으며, 비동기식 CLR 단자 ... 카운터 1~9이 번 시간은 디지털공학시간에 배운 카운터 내용을 실제로 회로실험 시간에 해보는 것이다. 카운터를 설계 할 때 JK플립플롭을 이용하여 설계하였다.1.서론설계를 할 때 ... 에는 D T JK 플립플롭중에 JK를 이용하였고 JK플립플롭을 할 때 현재 상태와 다음상태를 생각하여 J,K의 입(출)력을 설정하고 K맵을 이용하여 간략화시키고 논리도표를 그려

리포트 | 6페이지 | 1,000원 | 등록일 2012.05.09

다운로드 장바구니
동전인식 저금통 보고서

수행목적 입니다.장진석: 전반적인 하드웨어와 소프트웨어를 담당 하였습니다.장준구: 소프트웨어 소스 및 소스코딩 작업을 하였습니다.이창용: 하드웨어 회로도 작성 및 회로도 만들기 작업 ... 에는 적외선 빛이 수광다이오드에 비춰 지므로 도통상태가 되어 논리0의 값을 유지하는데, 동전이 투입되는 순간 적외선 빛을 가리게 되므로 수광다이오드가 차단되므로 논리1의값으로 바뀌

리포트 | 6페이지 | 1,000원 | 등록일 2012.06.16

다운로드 장바구니
논리회로 카운터 신호등 설계

, 동기 카운터로 나뉘게 됩니다. 동기식 카운터를 사용하는 이유는 비동기카운터에 비해 논리 회로 구현이 복잡하기는 하지만 동시에 Clock가 인가 되므로 모든 플립플롭이 동시 ... 00011110000110010110100110111111노란불 Z=(DC)+(B+A)BA DC00011110000010011111111111101111234651◎ 설계 회로도입니다.◎ 시뮬레이션0초 일 ... Clock 일 때 경고신호(노란색)을 통해 정지신호가 다음 차례에 올 것을 알려주는 회로를 구현 했습니다.■ State (Transiton) Table,◇ 4-비트 동기식 2진 카운터

리포트 | 5페이지 | 3,500원 | 등록일 2012.07.09

다운로드 장바구니
실험 6. 시프트레지스터와 카운터 (Shift Register & Counter)

.시프트 레지스터를 상태도가 순환형태인 상태기계를 구성하기 위해서 조합논리와 결합시킬 수도 있다. 이러한 회로를 shift-register counter라 부른다. 이진 계수기 ... 의 AND 연산 값을 다음 단 J, K로 보낸다. 다음은 동기식 Up/Down 카운터의 회로도이다.동기식 Up/Down 카운터(6) 7476 J-K F/F을 이용하여 4단 2진 ... 식 카운터에 비해 회로가 간단해진다는 장점이 있으나, 여러 단을 접속시킬 때에는, 전달딜레이가 길어지는 단점이 있다.(3) 8단의 2진 카운터에서 카운트할 수 있는 최대 값은 얼마

리포트 | 5페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
신의손) 현대자동차 합격 자기소개서 및 면접 핵심정리

에서 완성도를 높여왔고, 전공지식을 체득하면서도 조장으로서 자신감과 리더쉽을 제 것으로 할 수 있었습니다. 이처럼 무슨 일이든 할 수 있다고 생각하며, 실천하려 노력해 온 저는 현대자동차 ... 의 품질 경영에 녹아들 수 있다고 생각합니다.또한 지금의 자동차는 많은 전장품을 배치해야 하기 때문에 이들을 연결해주는 회로와 제어 기술은 기능과 안전에서 필수적입니다. 저는 회로 ... 하면서 이해관계를 맞출 수 있었고, 점점 모임에 저만의 논리를 펼 수 있었습니다. 그리고 언제부턴가 프로젝트를 함께 이끌어가고 있다는 것을 깨닫게 되었고, 팀 안에서 노력한 만큼 함께

자기소개서 | 59페이지 | 3,000원 | 등록일 2014.08.07 | 수정일 2014.10.16

다운로드 장바구니
[토끼] 기본논리회로 및 부울 대수, 회로의 간소화 및 Exclusive OR 회로

기초 전자 공학 실험2실험날짜:조 :조원:1.Title? 기본 논리 회로 및 부울 대수? 회로의 간소화 및 Exclusive OR 회로2.Name3.Abstract1) 기본 논리 ... 한다.2) 2진변수와 논리연산을 다루는 부울 대수(Boolean expression)의 공리 및 정리와 회로를 좀 더 간단하게 나타내기 위해 literal과 gate를 줄이는 k ... )이 일치함을 알 수 있다. 또한 마지막으로 이 회로도가 알테라 보드에서 동작하는 것을 스위치 on/off 로 확인 해봄으로써 최종적으로 3단계, 즉, 시뮬레이션, 표, 보드 확인

리포트 | 42페이지 | 5,000원 | 등록일 2011.04.10 | 수정일 2020.07.10

다운로드 장바구니
[Flowrian] Add-Shift 방식 곱셈기의 Verilog 설계 및 시뮬레이션 검증

본 설계는 Add-Shift 방식 곱셈기의 구조에 따라 레지스터 전송수준에서 Verilog 언어로 설계한다. 논리회로도 구조에는 승수와 피승수를 저장하고 시프트 하기 위한 2개

리포트 | 23페이지 | 2,500원 | 등록일 2011.09.03

다운로드 장바구니
[디지털시스템실험(Verilog)] Verilog 기본 실습 결과보고서

의 논리 회로도와 코딩 소스는 다음과 같다.코딩 소스에서 설정된 각 게이트 x0, x1, a0, a1, o1의 역할을 논리 회로도를 통해 확인할 수 있다.full adder를 설계 ... full adder의 게이트 논리회로를 이미 설계하였으므로, 이번 실험에서는 게이트를 재설계할 필요 없이 32개의 포트 리스트 데이터만 정리하여 주면 된다.1-bit full

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
Dynamic Amp를 이용한 Coefficient 측정

가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.(d) Dynamic Amplifier 동적으로 변하는 변형률 ... 실 험 요 약1. 실험의 목적이번 실험에서는 물체의 고유 진동수를 Dynamic Amp.를 이용하여 측정해 보고 공진현상에 대해 알아보는 것이다. 자유도의 개수에 비례하여 고유 ... 진동의 개수가 결정 되는데 이번 실험에서는 무한대의 자유도를 가진 beam을 이용하여 3번째의 공진현상이 일어날 때 까지 실험을 해 보았다. 실험으로서 고유진동수를 측정해보고 이론값

리포트 | 14페이지 | 1,000원 | 등록일 2014.05.11 | 수정일 2014.10.06

다운로드 장바구니

이전10개 92 93 94 95 969798 99 100 101 다음10개

파워링크

신청하기