"단락회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

테브난 정리 실험 중첩의 원리 예비 중첩의 정리 전기기사 실기 테브난 노튼 정리 노턴의 정리 테브낭노튼

판매자 표지는 다운로드시 포함되지 않습니다.

"단락회로" 검색결과 161-180 / 4,578건

판매자 표지

부산대 기초전기전자실험 결과보고서 4주차 A+보고서 1등보고서

4주차 결과 보고서학번:이름:전공: 전기공학과4.1.2 비평형 브릿지 회로(Vi= 10V)2) R5를 제기하고, V1과 V2 양단의 Vt를 구하라이론값측정값V18V8.009VV ... 24V3.982VVt=V1-V24V4.027V※ 이론값 구하는 과정3) Rt를 구하라R5를 제거하고 DC전압원을 제거하고 단락시킨 후, 이론값으로 Rt를 구해보고, 멀티미터를 이용 ... 하여 실험값 Rt를 측정한다.이론값측정값Rt2kΩ2.062kΩ※ 이론값 구하는 과정4) 그림4.9과 같이 실험값으로 구한 Vth, Rt, R5를 구성해 I5 구하기(회로구성시 Rt

리포트 | 3페이지 | 1,500원 | 등록일 2023.09.13

다운로드 장바구니
울산대학교 기준전압 및 오옴의 법칙 예비레포트

에서 나머지 회로가 단락된 것이 아닌지 확인해야한다. 단락회로를 확인하기 위해서 전류계로 기능을 변환하기 전에 저항 측정 기능을 이용하면 된다.(a) 그림과 같은 회로를 만들 ... 하고 LED가 계속 꺼져있는 경우는 회로에 이상이 없는 것이므로 실험을 진행한다. LED가 켜지면 회로가 단락된 상태이므로 실험을 중단하고 회로를 다시 연결하여 측정한다. 동일 ... 한 문제가 발생될 시, 전류계의 단자를 제거하여 저항측정으로 변경하고 저항값을 측정한다. 저항값이 0Ω에 근접한 것이므로 어느 부분에서 단락이 되었는지 분석하여 회로를 재구성

리포트 | 3페이지 | 1,000원 | 등록일 2022.03.17

다운로드 장바구니
새로운 고조파 차단 부하 회로를 이용한 2.14 GHz 대역 고효율 F급 전력 증폭기 (A Novel Harmonic Load Network for High Efficiency Class-F Power Amplifier at 2.14 GHz)

기여도를 갖는 2차와 3차 고조파에서 종단 임피던스를 제어한다. 제안된 부하 회로의 2차와 3차 고조파 입력 임피던스는 각각 단락 및 개방 임피던스를 보인다. 제작된 구조의 부하 ... 본 논문에서는 새로운 고조파 차단 부하 회로를 제안하고, 이 회로를 이용한 고효율 F급 전력 증폭기를 설계하였다. 제안된 부하 회로는 F급 전력 증폭기의 효율을 향상에 있어서 큰 ... 회로는 F급 전력 증폭기의 고조파를 억압하기에 충분한 24 dB 이상의 감쇠 특성도 보인다. 부하 회로를 이용한 F급 전력 증폭기의 측정 결과는 최대 출력(P1dB) 35.17

논문 | 6페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
판매자 표지

[A+ 4.5 결과레포트] 기초전자공학실험 - 다이오드 특성

실험결과1. 역방향 바이어스회로에서 Si 다이오드와 Ge 다이오드의 차이를 알아봄으로써 Si 다이오드가 Ge 다이오드보다 역방향에서 저항값이 충분히 커 개방회로와 근접하다.2 ... 바이오스에서 Si과 Ge은 회로 내부의 저항에 영향을 받아 이론적인 특성 곡선과 차이를 보인다. 4. 순방향 바이오스에서 Si 다이오드는 Ge 다이오드에 비해 조금의 전압변화 ... 이 걸린다. 2. 실험 시 브레드보드의 사용법을 숙지하지 않아 브레드보드의 각 단락은 연결되어 있다는 점만 가지고 아무렇게나 연결했는데 다이오드나 저항을 연결할 때 다리 부분을 각기 다른 단락에 연결하지 않으면 정 정상적으로 연결되지 않는 점을 알게 되었다.

리포트 | 10페이지 | 5,000원 | 등록일 2021.04.20

다운로드 장바구니
전기전자공학실험- 5. 테브난 정리

)와 같은 회로를 해석해 보자. 우선 단자 a, b에서 본 임피던스는 그림 7-3(c)와 같이 전압원은 단락된 것이나 마찬가지이므로R _{ab}=200(195+5)/ 200+(195 ... 하고( 부하저항은 연결하지 말 것) b, c 양단의 전압V _{bc}를 측정하라.(그림 2)(5) 그림 2의 회로에서 10V 직류 전압원을 떼어낸 후 즉 a, d를 단락시키고 단자 ... `6.67V 가 성립하게 된다. 두 번째로는 회로에 존재하는 모든 독립 전압, 전류원을 단락시킨 후 남은 소자 즉, 저항들을 계산하여 회로 내에서의 등가저항을 구하는 실험이다. 실험

리포트 | 6페이지 | 2,000원 | 등록일 2021.05.27

다운로드 장바구니
(2021 최신) 회로실험 레포트 테브난의 정리(Thevenin)

다.2. 계산한 출력전류, Iab는, 단락회로 (load 저항값이 0)을 유지 할 경우,Rth은 Vth/Vab이다. 등가회로에서 Vth의 전압원에 직렬로 연결된 저항 테브난 저항이 ... 다.두 번째 방정식은 위와 같이 계산 가능하다.1. 전압원은 단락회로로 전류원은 개회로로 치환한다.2. load 회로를 가상의 저항으로 변환하고 회로쪽으로 "바라보았을 때", 전체 ... 한 회로를 회로 A 그리고 회로 B로 나눈다 A 와 B가 종속 변수를 포함 하는 경우 이것을 제어하는 변수는 무조건 동일 회로안에 포함되어야 한다. 단락 전류 Isc를 구해보면 A

리포트 | 16페이지 | 1,500원 | 등록일 2021.10.27

다운로드 장바구니
기초회로실험 테브닌노턴정리실험 결과보고서

의 전류(4)iii) 단자 a, b에 단락용 도선을 연결하고, 단락회로 a-b 점 사이에 흐르는 전류 을 측정한다.= 4.082mAiv) 단락용 도선 및 부하저항과 전원을 제거한 후 ... ……………………………………..……………………………………………………………………………… 2개2. 실험 과정(Experimental process)1) Thevenin 정리i) [그림 6-1]과 같은 회로를 결선 ... 들을 이용해 [그림 6-3(b)]의 Thevenin 등가회로를 완성하고 직류전원장치와 가변저항을 이용하여 회로를 결선한다.v) 결선한 Thevenin 등가회로에서 R(L)에 나타나

리포트 | 8페이지 | 1,500원 | 등록일 2023.02.08

다운로드 장바구니
판매자 표지

3주차 예비 보고서 10장 RC RL 회로의 주파수응답(필터링 특성)

의 ( 전류 )이 시간에 따라 변하지 않으면 ( 전압 )은 ‘0’이다.따라서 인덕터는 직류 ( 전류 )에 대해 ( 단락 ) 회로로 간주한다.1-2. 인덕터(L)와 커패시터(C)의 특성 ... 10장 RC, RL 회로의 주파수응답(필터링 특성) 예비 보고서실 험 일학 과학 번성 명1. 다음의 물음에 답하여라.1-1. 소자 특성에 대한 설명에 있어서 괄호 안에 알맞은 것 ... 을 고르시오.- 커패시터의 ( 전압 )이 시간에 따라 변하지 않으면 ( 전류 )은 ‘0’이다.따라서 커패시터는 직류 ( 전압 )에 대해 ( 개방 ) 회로로 간주한다.- 인덕터

리포트 | 2페이지 | 3,000원 | 등록일 2025.06.07

다운로드 장바구니
[중앙대학교 A+] 전자회로설계실습 Voltage Regulator 설계 결과보고서

Regulator의 특성을 확인하였다.Ⅱ. 설계실습 내용 및 분석(A) 구현: 전해콘덴서는 미리 단락해서 방전시킨 후에 충전방향을 예상해서 극성에 맞게 연결하여 위의 회로를 구성한다. 입력의 전압파형을 제출한다. ... 실험 목적전파정류회로를 사용하여 교류전원으로부터 직류전압을 얻는 기본적인 직류전압 공급기(DC power Supply)를 설계, 구현, 측정한다.Ⅰ. 요약이번 실험을 통하 ... 여 다이오드를 이용해 교류 신호의 (-) 부분을 (+)로 바꿔주는 정류기의 원리를 확인하였고 탭을 활용한 브릿지 정류회로를 통하여 직류전압 공급기를 설계하여 Voltage

리포트 | 3페이지 | 1,000원 | 등록일 2022.03.15

다운로드 장바구니
[서울시립대] A+ 전전설1 [연산증폭기의 응용] 예비+결과 보고서

가. 실험의 목적1)연산증폭기를 이용한 여러 가지 응용회로를 습득한다.나. 이론적 배경1)연산증폭기(OP amp : Operational Amplifier)란 덧셈, 곱셈, 뺄셈 ... , 나눗셈의 수학적인 연산의 기능을 수행할 수 있도록 만들어진 고 이득 직렬증폭기로, 신호처리, 컴퓨터, 통신, 신호발생장치 및 측정장치 등 다양한 종류의 전자 회로에서 중요 ... 의 회로 표현은 아래 그림으로 나타낸다. 3번 포트: 비반전(non-inverting) 입력 단자 -> 입력신호와 출력신호가 동일 위상을 갖는다.2번 포트: 반전

리포트 | 24페이지 | 1,500원 | 등록일 2020.11.26 | 수정일 2020.12.17

다운로드 장바구니
전자회로2 보고서 - 2. CE Emitter amplifier without bypass

) 모든 직류전원 short, 단락회로대체2) 모든 커패시터 단락회로 등가대체3) 트랜지스터 ⇒ model4) 회로 다시 그림입력임피던스(Zi)⇒ (가 커패시터에의해 바이패스시 ... 저항옴101001k10k100k이미터 바이패스 커패시터가 이득에 미치는 영향CE가 제거되있는 경우에는 RE에 의해 교류 및 직류 신호 감소가 발생한다. 그리고 RE를 단락 ... 시키면 직류 바이어스가 안정화 되지 않는 결과가 나타날 것이다.정밀해석근사해석(X)(O)=, ≫ ⇒ ≅▣ 전압분배바이어스▣ 공통에미터-전압분배바이어스(DC, AC 해석)1. DC 회로

리포트 | 60페이지 | 2,500원 | 등록일 2021.09.23

다운로드 장바구니
전기기사, 전기산업기사 취득시 알아야할 전기용어의 모든것 총 정리!! 해설까지 완벽! 꼭 필요한것만 담았습니다.

차단기 : 차단 속도가 빠른 차단기를 말하며, 회로가 단락 되고 차단기가 작용하여 전류가 감소하기까지 5~8차단 종료까지 15~18 정도인 것.▶고정손 : 철손, 기계손 등 부하 ... 하거나, 또는 다른 사고로 파급을 방지하는 장치를 말한다.▶단락 실험 : 전기 기기의 출력 측을 잔락하여 전기적 제특성을 구하는 시험.▶단로기 : 보통 디스컨 이라고 부르며 모선에서 회로 ... 는 브러시를 단락한 전동기.▶단상 유도 전동기 : 고정자에 단상 권선을 하고, 회전자는 상자형으로 한 구조의 단상 교류로 운전하는 전동기.▶리미터 회로 : 피크 클리퍼와 베이스 클리퍼

시험자료 | 11페이지 | 3,000원 | 등록일 2020.11.06

다운로드 장바구니
[A+] 중앙대 전자회로설계실습 3. Voltage Regulator 설계 (결과보고서)

회로를 설계하고 측정하여 동작원리를 이해하였다.2. 설계실습 내용 및 분석(A) 구현: 전해콘덴서는 미리 단락해서 방전시킨 후에 충전방향을 예상해서 극성에 맞게 연결하여 위의 회로 ... 1. 서론Voltage regulator는 정전압을 자동적으로 유지하기 위해 설계된 회로로 주로 AC전압을 DC전압으로 변환하는데 사용된다. 대표적인 예로 DC power s ... upply가 있으며 이 장치는 회로에 직류전압을 공급할 때 사용하는 중요한 장치이다. 따라서 DC power supply를 이해하는 것은 중요하다, 본 실험에서는 브리지 방식의 정류

리포트 | 6페이지 | 1,500원 | 등록일 2022.03.07

다운로드 장바구니
04. 전자회로실험 결과보고서_등가 회로 및 중첩의 원리_Thevenin 등가 회로, Norton 등가 회로

가 있었다. 멀티미터로 측정함에 있어서도 멀티미터 내부의 저항을 무시 할 수 없으므로 여기서도 조금의 오차가 생겼을 것이다.[1.3] 회로의 전원V_{1 }을 단락시키고 a, b ... 실험 3 등가 회로 및 중첩의 원리결과보고서4 주차. 결과보고서과목전자회로실험학번이름소속분반/조제출일21. 실험 제목- 실험3. 등가 회로 및 중첩의 원리2. 실험 목적 ... - Thevenin 등가 회로와 Norton 등가 회로를 이해하고, 실험으로 확인한다.- 중첩의 원리를 이해하고, 실험으로 확인한다.3. 실험 준비물- 전원 공급기(Power supply)

리포트 | 7페이지 | 1,000원 | 등록일 2020.12.16

다운로드 장바구니
[중앙대학교] 전자회로설계실습 01 OP Amp를 이용한 다양한 Amplifier 설계 예비보고서

에서 은 부하저항을 개방한 상태에서 부하 양단에 걸리는 전압, 은 회로에서 전압원을 단락시키고 부하 쪽에서 회로를 봤을 때의 저항이다. ... 었다.(A) 센서의 Thevenin 등가회로를 구하는 과정을 기술하고 센서의 Thevenin 등가회로를 PSPICE로 그려서 제출한다. Thevenin’s Theorem 에 의하면 몇 ... 개의 전압원과 저항들로 구성된 선형 회로는 단 하나의전압원(=테브난 등가전압 )과 단 하나의 저항(=테브난 등가저항 )이 직렬로 연결된 회로로 구성할 수 있다. 이 회로

리포트 | 11페이지 | 1,500원 | 등록일 2022.03.09

다운로드 장바구니
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 결과레포트 [참고용]

하니 LED는 켜졌으나 타는 냄새가 지속되며 이는 회로의 단락을 의미한다. 이러한 현상을 방지하기 위해 초기 회로의 구성에 매우 유의하여야한다. 디바이스에 흐르는 전류값을 가정하여 전원 ... 전압과 비교한 후 적절한 풀업저항을 연결해야한다. (1.5K ~10K옴 단위)더해서, 실험 회로 구성시 전원 입력 부분의 도선이 겹쳐지면 단락이 일어나며 위의 타는냄새와 같은 현상 ... 를 위한 방법인 K-map을 응용하는 방법을 배우고, don’t care 조건일 때를 다룬다. 또한 조합논리회로 설계를 직접 해보며 가산기의 회로를 구현하고 반가산기와 전가산기의 기본

리포트 | 9페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
판매자 표지

2001년 ~ 2023년 2회차 전기기사 실기 자료

.② 계산한 값이75배 이상인 경우에는150배를 적용한다.③수식입니다.60[A]초과시 MOF의 과전류강도는40배로 적용한다.수식입니다.선간`단락전류`=`3상`단락전류` TIMES {s ... , L은 보수율11, ACSR 전선에댐퍼를 설치하는 이유 :진동 방지12, 1상 지락사고 시, 부하전류는 그대로 흐르고, 접지에 의한 폐회로에 의한 지락전류가 흐름. 이때, 부하 ... 계수`= {손실전력} over {최대`손실} `6, KEPCO수식입니다.1000[MVA]: 한전측 단락용량이수식입니다.1000[MVA]7, 부동충전방식 충전기의 2차 전류수식입니다

시험자료 | 60페이지 | 4,900원 | 등록일 2023.09.06

다운로드 장바구니
17장 교류증폭기의 주파수 응답특성 실험 예비레포트

중간 주파수 범위에서만 캐패시터를 단락회로로 무시할 수가 없게 되며, 그림 17-1의 교류증폭기의 교류등가회로에는 캐패시터들이 남게 된다. 그림 17-2에 나타낸 것처럼 증폭기 ... 가 충분히 낮은 경우, 캐패시터들의 리액턴스X _{C}가 무시할 만큼 충분히 작지 않기 때문에 교류증폭기 회로를 저주파 영역에서 해석할 때는 캐패시터들에 대한 영향을 고려해야 한다.따라서 ... 의 저주파 등가회로에는 각 캐패시터들에 대한 RC회로가 형성된다.첫 번째 RC 회로는 입력결합 캐패시터C _{1}과 증폭기의 입력저항R _{"in"}으로 구성되어 있다. 두 번

리포트 | 11페이지 | 1,000원 | 등록일 2022.10.08

다운로드 장바구니
판매자 표지

[중앙대전전][전기회로설계실습][예비보고서]-8.인덕터 및 RL회로의 과도응답(Transient Response)

전기회로설계실습(8번 실습- 예비보고서)소 속창의ICT공과대학 전자전기공학부담당 교수교수님수업 시간월 9, 10, 11, 12편 성학 번성 명설계실습 8. 인덕터 및 RL회로 ... 의 과도응답(Transient Response)1. 목적: 주어진 시정수를 갖는 RL회로를 설계하고 이를 측정하는 방법을 설계한다.2. 준비물기본 장비 및 선Function ... ) – 2개 커패시터(10nF ceramic disc) - 1개3. 설계실습 계획서3.0 Time constant 가 10 μs인 RL 직렬회로를 설계하여 제출하라.3.1

리포트 | 7페이지 | 1,000원 | 등록일 2023.09.03 | 수정일 2024.02.14

다운로드 장바구니
궤도회로의 단자망 모델링 및 목침목 저항 특성 해석 (Network Modeling on Track Circuit and Analysis of Resistance Characteristic on Wood Sleeper)

한국철도학회 윤인모, 김민석, 고영환, 이종우

논문 | 5페이지 | 무료 | 등록일 2025.04.09 | 수정일 2025.05.08

다운로드

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기