"단락회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

테브난의 정리 중첩의 원리 예비 중첩의 정리 전기기사 실기 테브난 노튼 정리 노턴의 정리 테브낭노튼

판매자 표지는 다운로드시 포함되지 않습니다.

"단락회로" 검색결과 361-380 / 4,578건

기초회로실험 - 13 휘트스톤 브리지 - 결과 레포트

-B 단자 사이의 전압을 측정한다. 테브낭 저항은 VS를 단락시키고 RL 부하저항을 떼어낸 후 A-B 단자 사이의 저항을 측정하면 된다. 그런 다음 A-B 단자에 부하저항을 다시 ... 연결하고 부하전압 VL을 측정한다. 마지막으로 세 번째 실험에서는 의 회로를 구성한 다음 R4 전위차계를 조정해 RL에 걸리는 전압이 0 V로 만들어 평형이 되도록 만들고 RL 부하 ... 음을 확인하였다.두 번째 실험에서는 의 회로를 구성한 다음 RL 부하저항을 떼어내A-B 단자 사이를 측정하면 그것이 테브난 전압이다. 식은V _{TH} =V _{A} -V _{B

리포트 | 3페이지 | 1,500원 | 등록일 2021.01.27

다운로드 장바구니
고조파 조절 회로를 기반으로 한 출력 정합 회로를 이용한 저위상 잡음 전압 제어 발진기 (Low Phase Noise VCO using Output Matching Network Based on Harmonic Control Circuit)

에서 단락 임피던스를 갖는 고조파 조절 회로를 통하여 억제되었으며, 출력 정합 회로에 연결되었다. 또한 전압 제어 발진기의 위상 잡음 특성을 더욱 더 개선하기 위하여 마이크로스트립 ... 본 논문에서는 위상 잡음 특성을 개선하기 위하여 고조파 조절 회로를 기반으로 한 출력 정합 회로를 이용한 전압 제어 발진기를 제안하였다. 위상 잡음은 2차, 3차 고조파 모두 ... 사각 개방 루프 다중 SRR를 이용하였다. 위상 잡음 특성 개선을 위하여 높은 Q값을 갖는 공진기 대신에 고조파 조절 회로를 기반으로 한 출력 정합 회로를 이용하였기 때문에 낮은 Q

논문 | 8페이지 | 무료 | 등록일 2025.07.16 | 수정일 2025.07.20

다운로드
a+논리회로 텀프로젝트 브레드 보드 5개 사용한 포커게임 만들기

는 단락회로처럼 동작할 것입니다. 여기에 매우 작은 커패시터를 사용해 C의 충방전을 통한 매우 좁은 펄스 신호를 순간적으로 만들어 낼 수 있습니다.따라서 승리조건과 동시에 빠르게 회로 ... 신호의 주파수를 측정하기 위한 계측기를 만들었습니다.완성 회로저희는 청력 테스트와 피아노의 주파수카운터를 만들었습니다만,실제로 만들고보니, 두 회로 멀티미터에서 제대로 찍히 ... 는 주파수가 , 주파수 카운터에서는 고조파들이 섞인 이상한 값이 나오게 되어 회로를 수정하게되었습니다.물론, 푸리에 변환을 이용하면 구할 수는 있겠지만, 일단 아두이노를 사용하면 안되

리포트 | 9페이지 | 5,000원 | 등록일 2020.12.02 | 수정일 2021.01.15

다운로드 장바구니
판매자 표지

[알기쉬운 기초 전기 전자 실험 (문운당)] 06. 저항의_병렬회로 예비보고서 (A+)

예비 보고서과목명:실습명:저항의 병렬회로제출일자:학번 및 이름:조:목 차1. 실험 목적 22. 이 론 23. 예 제 34. 실험 절차 35. 예상 실험 결과46. 문 제 57 ... . 참고문헌 및 자료51. 실험 목적? 병렬저항 회로에 대하여 살펴보자.? 병렬저항 회로에서 각 저항소자에 걸리는 전압을 측정한다.? 병렬저항 회로에서 합성저항의 크기에 대하여 살펴보 ... 자.? 병렬저항 회로에서 전압과 전류와의 관계를 살펴보자.2. 이론회로에서 병렬연결은 두 개의 전기소자가 두 점에서 서로 접속되어 있는 경우이며, 병렬회로에서 회로 내를 통과

리포트 | 6페이지 | 1,500원 | 등록일 2023.12.31

다운로드 장바구니
전자회로실험2 전류미러 결과보고서

전자회로실험2전자회로실험 1주차 : 전류 미러전자회로실험0요일 오전 10:30전기전자공학부 2021170000 2021170000ㅇ ㅇ ㅇ, ㅇ ㅇ ㅇ전자회로실험2전자회로실험 1 ... 은 실험값을 사용하였다.전류 전달비는I_out / I_"in"의 값에 의하여 결정되므로 1.030의 값으로 측정되었다.R_2B를 간헐적으로 단락시켰을 때, 저항을 연결 한 경우의i ... 이때 전류 전달비 I(out) / I(in) = 1.056로 측정되었다.(위 사진은 DVM으로 측정한 I(out)의 전류 값이다)R2B를 간헐적으로 단락시켰을 때와 연결했을 때

리포트 | 5페이지 | 1,000원 | 등록일 2021.05.18

다운로드 장바구니
기초전기전자공학실험 LAB9 브릿지회로

LAB9: bridge circuit과 목기초회로실험전 공전자공학과학 번이 름1. 실험 목적 및 이론1-1. 목적1) 브리지 회로에서 저항과의 관계를 확인한다.2) 미지의 저항 ... 을 측정하기 위해 브리지 회로에서 저항들 간의 관계를 확인한다.1-2. 이론오늘날 디지털 멀티미터는 저항을 측정하는 가장 간단한 방법을 제공한다. 휘트 스톤 브리지(=저항 브릿지 ... )는 여전히 밀리 옴 범위에서 아래로 저항의 매우 낮은 값을 측정 할 수 있다.휘트 스톤 브리지 회로에는 그림과 같이 다이아몬드 모양의 배열로 구성된 4 개의 저항이 달려 있고 그

리포트 | 6페이지 | 1,500원 | 등록일 2021.07.05

다운로드 장바구니
저항, 전압, 전류의 측정방법 설계 / 전기회로설계실습 예비보고서 중앙대 1

에서 출력 전압을 서서히 목표 전압까지 증가시킨다. (빨간불이 켜지거나 목표 전압을 얻을 수 없는 경우 회로의 단락이나 최대 전류를 확인한다)3.3(a)병렬저항 측정직렬저항 측정 ... 의 측정 방법을 익히고 DC Power Supply의 사용법을 익힌다. 측정회로를 설계하고 실습을 통하여 확인한다.설계 실습 계획서3.1 고정저항 측정3.1-1(a)DMM ... 도록 측정단위를 설정하고 저항을 회로에서 분리한 뒤 저항 양단에 DMM을 연결한다.(b)(c) 표준편차 : 분산의 제곱근. 관측값이 평균에서 얼마나 떨어져 있는지를 나타내는 척도

리포트 | 7페이지 | 1,000원 | 등록일 2023.03.07

다운로드 장바구니
판매자 표지

실험 22_연산 증폭기 특성 예비보고서

V _{i}{} _{n1} 전압과V _{1}{} _{n2} 전압은 같아진다. 즉 가상 단락 볼 수 있다. 이 개념은 연산 증폭기를 이용한 응용 회로의 분석에 매우 유용하게 사용 ... 예비 보고서실험 22_연산 증폭기 특성제 출 일:과 목 명:담당교수:학 교:학 과:학 번:이 름:1 실험 개요연산 증폭기는 아날로그 회로에서 가장 널리 사용되는 회로이다. 일반 ... 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다.2 실험 기자재 및 부품1. DC 파워 서플라이2

리포트 | 22페이지 | 1,500원 | 등록일 2023.01.31

다운로드 장바구니
판매자 표지

실험 06_공통 이미터 증폭기 결과 보고서

]에서 입력 쪽과 출력 쪽의 커패시터의 역할을 설명하시오: 입력 쪽과 출력 쪽의 커패시터는 바이어스 커패시터이다. 커패시터와 직류 전원은 교류에 대해서는 단락회로와 같이 동작 ... 한다. [실험회로 2]를 보면 교류신호이기 때문에 단락회로로 생각한다. 입력 쪽의 커패시터의 역할은 부하를 연결할 때 발생하는 출력 쪽의 변동을 막는 역할을 한다. 그리고 출력 쪽의 커패시터 ... 사용되고 있다. 이 실험에서는 공통 이미터 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구하고, 이를 실험에서 확인하고자 한다.2 실험

리포트 | 12페이지 | 1,500원 | 등록일 2023.01.31

다운로드 장바구니
BJT 실험 레포트(예비,결과)

을 계산할 수 있다.교류 해석에서 Capacitor C1, C2, C3는 신호 주파수에서 충분히 큰 값이라면 단락회로로 취급이 가능하다. 이것을 유효단락(effective short ... 고 전류이득 ß를 구하는 실험을 하였다. 처음 회로도 구성에 있어서 다소 문제가 생겨서 정확한 값을 얻지 못하였다. 바이어스가 엉키고 50~200 값을 얻어야하는 ß가 모두 50이하 ... )R2=5kΩ (최대)0.309-2.221.6030.710.7080.878R2=0Ω(최소)14.445-2.2181.133(V)0.711-0.4220.133회로에서 PNP와 NPN

리포트 | 6페이지 | 2,500원 | 등록일 2021.11.08

다운로드 장바구니
판매자 표지

전기적 화재 원인으로 나타날 수 있는 화재패턴에 대하여 기술하시오

다. 전기적 화재는 전기적인 에너지가 불균형하게 분포되어 발생하는 화재로, 이는 전기 회로의 오작동, 과열, 전기 아크 등의 원인으로 발생할 수 있다. 이러한 전기적인 원인으로 인한 ... 한 원인으로 발생하며, 이에 따른 화재패턴도 다르게 나타난다는 연구 결과가 있다. 전기선의 과열이나 단락으로 인한 화재는 일반적으로 전기선 주변에서 시작되어 확산하며, 전기용품 ... 용품 및 전기시설의 이상 등으로 인해 발생할 수 있으며, 이러한 원인에 따라 화재패턴이 달라질 수 있다는 연구 결과가 있다. 전기선의 경우, 과부하, 단락, 단선 등의 이상이 발생할

리포트 | 3페이지 | 2,000원 | 등록일 2023.12.07

다운로드 장바구니
두산에너빌리티 기술직 자소서

한 회로를 선호했습니다. 서로의 주장이 평행선을 달려 팀 전체의 진도가 멈췄습니다.갈등 해소를 위해 저는 단순히 주장하기보다, 과전류 및 단락 상황을 가정한 시뮬레이션 데이터를 준비 ... 역량과 열정을 바치겠습니다.2. 본인의 장단점과 입사 후 장점은 어떻게 활용되고 , 단점은 어떻게 보완할 수 있겠는지를 기술하세요.저의 장점은 복잡한 전기 회로도를 빠르게 분석 ... 관리 시스템’ 과제에서 동료와 전력 효율을 위한 설계 방식에 갈등을 겪었습니다. 저는 안전을 최우선으로 복잡한 보호 회로를 주장했고, 동료는 비용과 설치 편의성을 고려한 단순

자기소개서 | 3페이지 | 4,000원 | 등록일 2025.07.23

다운로드 장바구니
판매자 표지

중앙대 전기회로설계실습 결과보고서6_계측장비 및 교류전원의 접지상태의 측정방법 설계(보고서 1등)

와 두 개의 저항을 이용해 각 저항에 걸리는 전압을 측정하기 위한 회로를 구성하고 실험했다. 여기서 중요한 점은 오실로스코프의 CH1과 CH2 접지는 오실로스코프의 내부에서 단락 ... 한 회로를 구성하고 실험해 보았다. 여기서 중요한 점은 오실로스코프의 CH1과 CH2 BNC입력단자의 접지는 오실로스코프의 내부에서 단락되어 있으므로 하나의 접지만 회로에 연결해야 한다. ... 되어 있으므로 하나의 접지만 회로에 연결해야 한다는 점과 오실로스코프와 Function generator가 꽂혀있는 벽면 소켓이 같은 접지단자를 공유한다는 점이다. 오실로스코프의 입력

리포트 | 14페이지 | 1,500원 | 등록일 2023.06.26

다운로드 장바구니
전기기사필기 / 전력공학 과년도 단답 모음

회로단거리수[km] 정도R, L집중 정수 회로중거리수십[km] 정도R, L, C집중 정수 회로(T회로,pi 회로)장거리100[km] 이상R, L, C, G분포 정수 회로163단락비 ... 이 거 (열효율이 가장 높다.)122구분거리선로정수회로단거리수[km] 정도R, L집중 정수 회로중거리수십[km] 정도R, L, C집중 정수 회로(T회로,pi 회로)장거리100[km ... ] 이상R, L, C, G분포 정수 회로122감속재는 핵분열로 발생한 고속 중성자(약 2[Mev])의 에너지(=속도)를 떨어뜨려서 열중성자(0.025[eV])로 바꾸는 작용을 하는 것

시험자료 | 36페이지 | 1,500원 | 등록일 2020.09.04

다운로드 장바구니
전기안전공사 면접대비 2021 현직자 최고급자료<극비> 최신ver

Ⅴ. 전공 면접 기출 질문 – 전공 면접기출 (2016~2020상반기)● 중첩의 원리여러 개의 전원이 존재하는 회로의 해석에 유용하게 사용할 수 있는 원리이며, 전압원은 단락 ... , 전류원은 개방시킨 후 회로를 해석하고, 그 이후 각 결과를 더해 회로를 해석하는 원리입니다. ● 키르히호프 법칙키르히호프 법칙은 제 1법칙과 제 2법칙이 있습니다. 제 1법칙 ... 다 라는 것을 증명하는 법칙입니다. ● 테브난 정리테브난 정리는 각 저항의 등가저항이 전압원과 직렬이 되게하여 회로를 해석하는 방식입니다. Ⅵ. 인성&PT 면접기출 질문 – 인성

자기소개서 | 20페이지 | 50,000원 | 등록일 2021.03.11 | 수정일 2021.03.18

다운로드 장바구니
기초회로실험 휘트스톤 결과 A+ 레포트 입니다.

실험개요이번 실험은 휘스트톤 브리지 회로를 꾸미고 이에 대한 테브낭 등가회로를 구하여 부하저항에 대해 같은 결과가 나오는지 확인하고 휘트스톤 브리지를 평형시키고 그 때의 테브낭 ... 등가회로를 구해보는 실험이다.실험데이터부품표시값측정값1.2K1.17K2.2K2.15K1.0K0.99K47046710K9.4K불평형 휘트스톤 브리지 :계산값측정값-3.14V-3.1V ... 되었다.먼저 불평형 휘트스톤 브리지 회로를 실험하기 위해 주어진 회로 그림대로 회로를 구성하였다. 테브낭 등가 전압을 구하기 위해 RL을 오픈 시키고 R1와 R2사이 노드인 A점

리포트 | 2페이지 | 2,500원 | 등록일 2021.05.30 | 수정일 2021.06.02

다운로드 장바구니
중앙대학교 전자전기공학부 2학년 2학기 전기회로설계실습 2. 전원, DMM의 내부저항 측정장치 설계 예비보고서 A+보고서

가 되며 지시 판(CC)에 빨간 불이 켜진다. 그러므로 이렇게 빨간 불이 켜지면 회로가 단락되었는지를 확인한 후 최대전류를 증가시켜야 10V를 얻을 수 있다.3. 설계 실습 계획서3 ... . 이 과정에서 회로가 단락될 수 있기 때문에 더 높은 전류를 흐르게 하기 위해서는 전류를 최대로 높이기 전에 반드시 회로를 확인해야 한다.3.3 DC power supply ... .1 (a) 건전지의 내부저항이 어느 정도일 것 같은가? (b) 건전지(6V)의 내부저항을 측정하는 회로와 절차를 설계하여 제출하라. 단, 가능한 한 측정에 의한 전력소비가 최소

리포트 | 6페이지 | 1,000원 | 등록일 2020.09.10

다운로드 장바구니
판매자 표지

SK하이닉스 양산기술 합격 자기소개서 (5)

단락 이내)[자신의 마음가짐은 자신을 바꿀 수 있다]저는 과거에 쇄골이 다친 적이 있습니다. 치료를 받았지만 뼈가 제대로 붙지 않아 힘을 쓰는 일을 할 때는 고통이 느껴졌 ... 할 수 있는 근거가 잘 드러나도록 기술) (700~1000 자 10 단락 이내)[생각의 변화로 얻은 값진 교훈 ]학교 취업센터에서 근로학생으로 일한 저는 여러 기업으로부터 채용 ... 는 네트워크/ 경험의 진실성을 증명할 수 있는 근거가 잘 드러나도록 기술) (700~1000 자 10 단락 이내)[작은 엔지니어의 큰 꿈]저는 공정관리, 생산계획을 철저히 하고 생산

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.02.06

다운로드 장바구니
Class F 전력 증폭기의 드레인 전압 변화에 따른고조파 조정 회로의 최적화 (Optimization of Harmonic Tuning Circuit vary as Drain Voltage of Class F Power Amplifier)

를 사용하였다. 포락선의 변화에 따라 2차 고조파는 단락 시키고 3차 고조파는 개방 시키도록 설계되었으며 본 논문에서 제안된 고조파 조정 회로를 통해 드레인 전압이 25 V에서 30 V ... 본 논문은 EER (Envelope Elimination and Restoration)에 적용된 class F 전력 증폭기의 드레인 전압의 변화에 따른 출력 정합회로의 최적 ... 화에 대하여 연구하였다. EER 구조에 적용된 class F PA의 PAE (Power Added Efficiency)를 개선하기 위해 고조파 조정 회로에 Varactor 다이오드

논문 | 5페이지 | 무료 | 등록일 2025.07.16 | 수정일 2025.07.20

다운로드
커패시터 실험 결과레포트

_{1} +C _{2} +....+C _{n}※ 저항계를 이용한 커패시터 검사법1.회로에서 커패시터를 모두 제거한 후 전하의 방전을 위해 커패시터의 두 단자를 단락시킴.2.아날로그 ... 되며 이를 식으로 나타내면 다음과 같다.I= {Q} over {t} ``` RARROW ``Q= it I`t직렬회로에서는 회로 전체에 같은 전류가 흐르므로 한 전압원에 커패시터 두 ... 며 커패시터가 0.1mu F보다 작으면 관찰 불가. 이 방법으로 저항계가 0OMEGA를 가리킬 경우 커패시터는 단락. 커패시턴스 값이 큼에도 저항계를 접촉하자마자 큰 저항값을 가리킬 경우

리포트 | 8페이지 | 1,500원 | 등록일 2021.09.07 | 수정일 2023.10.16

다운로드 장바구니

이전10개 14 15 16 17 181920 21 22 23 다음10개

파워링크

신청하기