"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 1,521-1,540 / 4,739건

중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 8차예비보고서-래치와 플립플롭

1. 실험 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.2. 준비물 Inverter (74HC04

리포트 | 3페이지 | 1,000원 | 등록일 2021.10.06

다운로드 장바구니
디지털공학 레포트 모음

) 레지스터 - 일시적으로 정보를 저장8) 멀티플렉싱 기능 - 여러 개의 입력을 받아 그 중 하나의 입력만을 선택하여 출력하는 논리회로9) 디멀티플렉싱 기능 - 멀티플렉싱 기능과는 반대 ... 로 하나의 입력을 받어 여러 개의 출력으로 분배하는 논리회로7.SSI, MSI, LSI, VLSI를 논리 게이트의 수로 분류하여라.-SSI : 하나의 칩 위에 12개까지의 등가 ... D0=bar{A _{0}} bar{A _{1}}D1=bar{A _{0}} A _{1}D2=A _{ 0} bar{A _{1}}D0={A _{0}} {A _{1}}-논리회로도

리포트 | 98페이지 | 5,000원 | 등록일 2021.05.16

다운로드 장바구니
판매자 표지

12주차 최종본, 오실로스코프와 파형발생기

되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털 회로 분석에도 용이하다.실험보고서실험주제오실로스코프의 동작 원리와 사용법을 익힌다.파형발생기의 사용법을 익힌다.1.2 실험 장비실험 ... 12장 오실로스코프와 파형발생기예비보고서지금까지 다룬 실험 내용은 전부 직류전원 공급 장치를 전원으로 사용하였다. 하지만 7장부터 교류신호를 측정 할 수 있어야한다. 이를 위해서 ... 오실로스코프(Oscilloscope)와 파형발생기(Function generator)에 대하여 알아보자.프로브(Prove)신호 발생기로부터 회로에 입력하기 위한 장치이다.신호선

리포트 | 14페이지 | 1,000원 | 등록일 2022.06.08

다운로드 장바구니
아주대학교 일반전자공학실험 Digital I/O A+ 결과보고서

소자들이 실험에 사용하기에 적합한 소자인지 파악하기 위해 오차를 구하고, 555디지털 클락 회로를 설계하고 디지털 리더를 이용해 주기와 주파수 등을 구해보는 실험이였다. 또한 이 ... 회로가 어떻게 디지털 신호를 만들어 내는지 알아보았다. 이 실험에서는 555타이머 뿐만 아니라 전자소자들(저항과 축전기)을 필요로 하는데 그 이유는 555타이머가 가지고 있는 클락 ... (시간간격)을 소자들을 이용해서 변화를 시킬 수 있기 때문이다. 555디지털 클락 회로를 설계하고, 클락이 어디서 나오는가를 알기위해 아웃풋을 찾아야한다. 이 실험에서 먼저 아웃풋

리포트 | 11페이지 | 2,000원 | 등록일 2022.05.14

다운로드 장바구니
한양대학교 일반대학원 전기공학 학업계획서

는 O년간의 학부 생활 동안 전자기학1, 디지털논리회로, 전자회로1, 신호및시스템, 전력전자, 제어공학, 지능제어, 디지털제어공학, 전력공학 등의 전공선택과목을 수강하였습니다. 저 ... 동안 성실히 임했음을 증명하는 자료라고 생각합니다. 저는 회사 생활 동안 전력제어, 전력운영을 해본 경험이 있기 때문에 취업 경험이 없는 다른 지원자들보다 실험실 생활에 더 잘 ... 용 반도체를 이용한 전력변환회로에 대한 해석, 전력전자시스템의 고밀도화, 효율 향상에도 기여하는 연구를 해보고 싶습니다. 또 기존에 국내에서 가동 중인 시스템보다 지속가능하며 더욱

자기소개서 | 1페이지 | 3,800원 | 등록일 2021.07.25

다운로드 장바구니
7세그먼트FND디코더 verilog 설계

제목7-세그먼트 FND 디코더 설계실습 목적하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트에 출력하려면 디코딩해야한다. 이 실습에서는 스위치 입력으로 저장된 0x0~0xF사이의 한 자..

리포트 | 4페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
우선순위 인코더 verilog 설계

제목인코더 설계실습 목적및 배경인코더는 2^n개의 입력을 받아서 인코딩된n개의 출력을 발생시킨다. 일반적인 인코더의 문제점은 8개의 입력에서 2개 이상의 입력이 ‘1’로 되었을 때 가각에 해당하는 인코딩 결과를 모두 출력된다는 것이다. 따라서 이번 실습에서는 두 개 이..

리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
BCD가산기 verilog 설계

제목BCD 가산기 설계실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는..

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
판매자 표지

진로활동 특기사항 중, 개성적이고 참신한 기재 예문 20개가 탑재되어 있습니다. 유용하게 사용하시길 바랍니다.

함. 바이알 속에 은거울을 만드는 실험을 한 후 이러한 방식으로 만드는 거울은 경제적으로 적합하지 않음을 지적하기도 함. 공학과 학문의 확장에는 비용과 효용이 고려되어야 함을 논리 ... 고, 이에 따라 SSR 4차 캠프에 참여하여, 전자 회로 또는 전기소자에 대한 탐구를 진행함으로써 물리 실험 시간 전자 회로를 다루며 가지고 있던 궁금증, 흥미가 커진 것을 해결 ... 캠프에 참여하였다고 함. 물리 실험 시간에 다루어보았던 전자 회로에 대한 궁금증으로 전자 회로 또는 전기소자에 대한 탐구를 진행함. 이를 통해 학생의 궁금증에 대해 해결하고자 하

리포트 | 8페이지 | 5,000원 | 등록일 2023.06.26

다운로드 장바구니
전기공학과 면접질문 30문항 &우수답변 (+ 추가 면접 1분 자기소개, + 면접 팁 포함) 전자전기공학 전기전자공학과편입면접

에서는 주어진 요구사항을 바탕으로 회로를 설계하고, 이를 실험을 통해 실제로 구현해보았습니다. 설계 과정에서 여러 가지 어려움이 있었지만, 다양한 자료를 참고하고 교수님과의 피드백 ... 가 되는 부분도 실습을 통해 실제 회로를 설계하고 구현할 때 예상치 못한 문제들이 발생할 때가 많았습니다. 예를 들어, 회로 설계 시 이론적으로는 완벽하다고 생각했지만 실제 실험 ... 합니다.21. 전기공학을 전공하면서 가장 기억에 남는 수업은 무엇이었나요?가장 기억에 남는 수업은 디지털 회로 설계 수업입니다. 이 수업에서는 디지털 논리 회로의 기본적인 원리와 설계

자기소개서 | 13페이지 | 4,000원 | 등록일 2025.06.26

다운로드 장바구니
판매자 표지

전기전자공학실험-공통 이미터 트랜지스터 증폭기

. 모든 커패시터는 short3. 위의 1과 2의 과정에서 소개된 단자가 단락되는 소자들을 제거4. 회로망을 해석하기 편하게 논리적인 회로망으로 재해석교류 해석을 하기 위해서는 직류 ... }}실험순서1. 공통 이미터 직류 바이어스a. 그림 17-1 회로의 저항값들을 측정하고 기록하라.그림 17-1R_1 = 33.37KΩR_2 = 10.06KΩR_3 = 2.9999K ... 『기초전자실험 REPORT』공통 이미터 트랜지스터 증폭기실험 목적- 공통 이미터 증폭기의 교류와 직류 전압을 측정 한다.- 부하 동작과 무 부하 동작 조건에서 전압 이득(A

리포트 | 10페이지 | 2,000원 | 등록일 2023.02.14

다운로드 장바구니
4비트 CLA 가산기 verilog 설계

제목Carry look ahead 가산기실습 목적Carry look ahead 가산기는 캐리의 전파 지연을 없앰으로써 리플 가산기보다 덧셈 결과가 빨리 나올 수 있게 한다. 이번 실습에서는 전파 지연이 없는 Carry look ahead 가산기를 설계해 덧셈 결과가 출..

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
전감산기 verilog 설계

한 결과와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... = X’Y’Z+XYZ+X’Y=X’Y+(X Y)’Z논리식3. 위의 논리식에서 기본 게이트를 이용해 전감산기의 블록도를 그려라.Schematic설계1. Schematic 설계 회로

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
크기비교기 verilog 설계

제목 - 크기비교기 설계실습 목적크기 비교기 회로는 두 수 중에서 한 수가 크고, 같고, 작다는 것을 결정하는 회로이다. 이 회로는 조합논리회로이며 두 수를 비교한다. 입력 a

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
클럭분주회로설계 verilog 설계

제목클럭 분주회로 설계실습 목적많은 디지털 회로에서 클럭을 분주하여 사용한다. 클럭을 분주하는 방법은 다양하지만, 이번 실습에서는 순차논리회로에 의해 상태를 정의하고 일정한 조건 ... 에 의해 상태가 천이되도록 클럭 분주회로를 설계함으로써 순차논리회로를 설계하는 절차를 배운다.실습 내용실습결과Verilog, VHLD설계1. 클럭 분주회로를 verilog로 설계

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
패리티체크 verilog 설계

제목패리티 검사기 설계실습 목적패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. 수신 측에서는 송신 측에서 전송한 데이터에 대해 데이터에 포함된 ‘1’의 개수를 카운트하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용..

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
병렬-직렬 변환회로 verilog 설계

제목병렬-직렬 변환회로 설계실습 목적레지스터는 데이터를 저장하기 위해 사용되는 기억장치다. 레지스터의 종류는 다양하며, 시프트 레지스터는 클럭이 입력될 때마다 저장된 데이터를 1 ... 비트씩 이동시킨다. 따라서 병렬 입력을 갖는 시프트 레지스터를 이용하면, 병렬로 입력된 데이터를 매 클럭마다 1비트씩 출력시키는 병렬-직렬 변환회로도 설계할 수 있다. 이 실습 ... 을 통해 시프트 레지스터의 동작과 이를 응용한 설계에 대해 알아본다.실습 내용실습결과Verilog, VHLD설계1. 병렬-직렬 변환회로를verilog로 설계한 코드spConverter

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
업다운 카운터 verilog 설계

제목동기식 BCD 카운터 설계실습 목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. 일상샐활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수 ... 씩 증가하도록 한다. 그리고 각 상태에서 0에서 9까지의 수를 각각 출력하도록 설계한다. 이 실습을 통해서는 상태 천이를 위한 여러 가지 조건을 순차회로에 적용하는 방법에 대해

리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
디지털 시스템 설계 및 실습 크기비교기 설계 verilog

2. 비교기 이론 내용 기술 2bit 비교기를 사용하여 4bit인 두 수 a, b를 입력값으로 주게 되면 이를 2bit씩 쪼개어 두 개의 2bit 비교기 회로에서 비교한다. 첫

리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
디지털 시스템 설계 및 실습 n비트 가감산기 설계 verilog

1. 실습목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는 두 수를 더한 2..

리포트 | 4페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니

이전10개 72 73 74 75 767778 79 80 81 다음10개

파워링크

신청하기