"논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 논리회로 설계 vhdl FPGA 게임 실험12 멀티플렉서 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계" 검색결과 1,521-1,540 / 4,386건

서강대학교 디지털논리회로실험 레포트 4주차

디지털 논리회로 실험 결과 보고서4주차 Multiplexers, Exclusive-OR, andThree state devices5조1.실험제목: Multiplexers ... 은 형태로 만들었다.STEP 18) 그림 17과 같이 4channels의 데이터를 multiplexing을 통해 전달하는 회로를 설계하였다 동작을 확인할 수 있도록, mux의 입력 ... 에서 demux는 D2_4E를 사용하였다.그림 SEQ 그림 \* ARABIC 17. STEP18의 회로도사진 SEQ 사진 \* ARABIC 11. STEP 18을 설계한 회로도우선

리포트 | 24페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
[예비레포트] R, L, C 수동소자와 TTL IC

할 수 있도록 하였다. TTL IC칩은 내부 회로구성 설계 방식에 따라 Bipolar와 CMOS방식으로 제작되며 집적도, 전력소모 및 처리속도 등을 7400시리즈 중간에 영문을 넣 ... 에 병렬로 Probe를 연결한다. 디지털멀티미터를 통해 측정된 전압과 전류 값이 이론적으로 계산한 값과 동일함을 확인한다.DC아날로그 회로: 임의로 설계한 회로에서 전원공급기와 서로 ... 는 전류 값을 측정한다.디지털 회로TTL 7432 IC칩 데이터시트에 따라 논리게이트의 입출력 핀과 전원 5V와 접지 핀을 파악한 후 논리게이트가 동작할 수 있도록 Bread

리포트 | 6페이지 | 1,000원 | 등록일 2019.05.02

다운로드 장바구니
시립대 전전설2 [2주차 예비] 레포트

)가. Purpose of this Lab이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. 비트 단위 연산자를 이용하는 실험과 Gate Primitive ... 전자전기컴퓨터설계실험 ⅡPre-report2주차: HDL을 사용한 디지털회로 설계 툴 (Xilinx ISE) 사용법1. Introduction (실험에 대한 소개 ... 여 합과 올림수를 만들어내는 회로로 2진 비트를 쓰는 컴퓨터 회로이다. 그림과 같이 A, B를 각각 입력 단자로 하는 논리합은 S, 자리올림은 C로 나온다. 그러나 이 AND

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
멀티플렉서와 디멀티플렉서

는 조합 논리 회로인데 2개의 입력밖에 받을 수 없으므로 전 단계의 Carry는 더해 줄 수 없다. 두 번째 실험에서는 이러한 단점을 보완한 전가산기를 설계하였다. NOT게이트 ... 셈기에 대해 알아본다.2. 기초이론멀티플렉서(MUX: Multiplexer)는 여러 개의 입력 데이터 중에서 하나를 선택하여 출력으로 내보내는 논리회로이며 데이터 선택기라고도 한다 ... 와 74153칩 하나를 이용하여 전가산기를 설계하였는데 저번 실험에 비해 사용된 칩과 전선의 개수가 줄어들어 훨씬 간단하게 실험하였다. 같은 결과를 얻더라도 어떻게 회로를 짜고 무슨 소자를 이용하냐에 따라 실험과정이 훨씬 간단해질 수 있다는 것도 알 수 있었다.

리포트 | 8페이지 | 1,000원 | 등록일 2019.06.27 | 수정일 2020.05.01

다운로드 장바구니
아날로그및디지털회로설계실습예비보고서8-래치와 플립플롭

1. 실습목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고동작 조건을 확인한다.2. 실습 준비물NAND gate 74HC00 ... ) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수3. 설계실습 계획서3.1 RS 래치의 특성 분석(A) RS 래치의 진리표를 나타내고, 아래 그림

리포트 | 4페이지 | 1,000원 | 등록일 2020.03.29

다운로드 장바구니
[디지털공학] "아날로그와 디지털, 샘플링, 부울대수, 드모르간의 법칙, 최소항, 최대항" 레포트

다. 아래 그림에서처럼 n개의 입력 변수가 들어오면 2n개에 따른 고정된 신호가 출력된다.[ 조합 논리회로의 구성도 ]?조합회로 설계과정1. 회로의 기능 2. Truth Table (진리 ... 럼필요가 없으며, 외부의 논리적인 특성만을 고려하면 된다.각 게이트는 특정한 논리적인 연산을 수행하고 원하는 디지털 회로를 구성하기 위하여 한 게이트의 출력(output)을 연속 ... 의 출력을 갖고 있다.② 기능적인 측면 : 조합 논리회로와 순차 논리회로로 구별된다.?디지털만으로는 회로, 즉 시스템을 구성하기 힘들다. 아날로그와 함께 구성되어야한다.조합 논리회로

리포트 | 10페이지 | 1,000원 | 등록일 2019.03.25 | 수정일 2019.04.01

다운로드 장바구니
시립대 전전설2 [1주차 결과] 레포트

전자전기컴퓨터설계실험 ⅡPost-reportHDL을 사용한 디지털회로 설계 툴 (Xilinx ISE) 사용법1. Introduction (실험에 대한 소개)가. Purpose ... 과 같이 A, B를 각각 입력 단자로 하는 논리합은 S, 자리올림은 C로 나온다. 그러나 이 AND, OR, NOT 등을 사용한 간단한 회로에서는 더욱 하위에서의 자리올림을 처리 ... LED를 점등하는 것이다. 이 실험의 가장 큰 핵심은 논리회로가 작동하는 원리를 파악하는 것과 논리회로의 HIGH, LOW 등이 스위치 등으로 ON OFF 식으로 인가되는 것을 여러

리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2 ... , NOR2, XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 ... .② Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.회로부품Field

리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
7-세그먼트 표시기와 디코더 결과보고서A+

논리회로설계에서 학습한 내용들(디코더, BCD, 플립플롭 등)을 상기하는 시간을 가졌고 이론과 실습을 접목시킨 점에서 의미가 깊다.고찰문제아래의 [그림 10 – 1]74138 ... 를 설계한다.2. 자료 및 관찰TL = 0일 때 7세그먼트에 불이 들어오는 모습이다. 위 사진을 봤을 때 회로와 7-세그먼트는 정상 작동함을 알 수 있다. 이후 0~9까지 실험할 때 ... 는 BCD-to-7 세그먼트 디코더에서 입력에 대한 출력값을 나타낸 것이다.3. 결과 분석이번 실험은 7-세그먼트 디코더를 이해하여서 이를 회로로 구현하는 것이다. 이를 알기 위

리포트 | 9페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.12

다운로드 장바구니
VHDL실습 MUX 및 Decoder

VHDL 및 실습MUX 및 Decoder 설계 및 시뮬레이션1.서론 및 배경이론논리게이트를 사용한 흐름제어-> ENABLE은 ‘할 수 있게 하다’라는 의미로 출력을 제어할 수 있 ... 든 출력은 0이 나온다.2.실습 내용(1) 1bit 2?1 multiplexer멀티플렉서는 여러 개의 입력신호 중 제어신호에 의해 하나를 선택해 단일 출력을 하는 조합논리회로다.회로 ... Demultiplexer디멀티플렉서는 멀티플렉서와 반대되는 연산을 수행하는 조합논리회로로, 하나의 입력을 제어신호에 의해 선택된 출력으로 전달하는 조합논리회로이다.회로는 다음과 같이 and게이트

리포트 | 18페이지 | 2,000원 | 등록일 2019.04.20

다운로드 장바구니
시프트 레지스터와 시프트 카운타

하는 회로이다.3. 실험[기초실험-1] D 플립플롭(7474)을 이용하여 5비트 시프트 레지스터를 설계하고 실험을 통하여 그 결과를 확인하시오.타이밍도계수표입력출력CLKABCDE0상승 ... 이론● 시프트 레지스터 - 플립플롭을 직렬로 접속해서 만들어지며 한 플립플롭의 출력은 다음 단의 플립플롭의 입력에 접속하는 회로이다.D 플립플롭을 이용한 시프트 레지스터JK 플립 ... . 시프트 펄스에 의해서 몇 가지 상태 사이를 사이클릭으로 순환 하는 회로.JK 플립플롭 이용존슨 3비트 카운터(계수표)입력출력CLKABC0하강0001하강1002하강1103하강

리포트 | 5페이지 | 1,000원 | 등록일 2019.06.21

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

(Test bench)테스트벤치는 HDL 로 설계한 논리회로를 시뮬레이션 검증을 하기 위해 사용한다. FPGA 등의 기계가 없이 테스트를 할 수 있으므로 회로 테스트에 용이 ... 1Preliminary report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕 ... array (디지털 회로 반도체)- FPGA의 장점? 간편하게 설계한 로직을 반복적으로 이식할 수 있다? 빠르게 시장에 내다 팔 수 있다. (ASIC 대비)? ASIC은 한번 만드

리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
디시설 - 전가산기, 전감산기 설계

에서 발생하는 빌림수를 고려해야 한다. 그리고 감산한 결과와 위에서 빌린 수를 나타내야 한다. 전가산기, 전감산기 설계 과정을 통해 조합논리회로를 VHDL로 설계하는 방법에 대해 공부 ... 분석* 전가산기란?- 전가산기는 3비트에 대해 산술 덧셈을 실행하는 조합논리회로이다. 이 회로는 3비트 입 력과 2비트 출력으로 구성된다. 입력 중 가장 마지막 비트는 아랫자리 ... VHDL을 이용해 하드웨어를 설계할 때의 가장 큰 장점은 회로 동작을 나타내며 설계할 수 있다는 것이다. 동작 표현에 의한 설계에서는 진리표를 작성하는 과정 없이 산술 연산을 통해 입

리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
A+받은 TTL 7483을 이용한 4자리 가감산기

기초전자공학실험1 보고서실험5. 조합회로 ㅣ모의실험 및 분석TTL 7483을 이용한 4자리 가감산기 모의실험회로도를 통해 cB1~cB4가 B1~B4와 SUB 값에 의해 결정되고S ... 5가 A4, B4, SUB, C4에 의해 정해져서 4자리 가감산기 계산이 완성되는 것을 알 수 있고 결과값을 확인할 수 있다.WinCUPL을 이용한 4자리 가감산기 설계 및 모의 ... 실험 결과XOP 논리부의 CUPL 코드와 모의실험 결과는 다음과 같다.4자리 가감산기의 출력값의 부호인 S5가 출력된다.실험결과 및 분석실험 5-1. TTL 7483 를 이용한 4

리포트 | 1페이지 | 1,000원 | 등록일 2019.09.06

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard

. TTLTTL은 Transistor-Transistor Logic의 약자로 1961년 TRW의 James L. Buie에 의해 발명되었으며 반도체를 이용한 논리 회로의 대표적인 하나이 ... 다. 일반적으로 5V의 단일 전원의 모놀리식 집적 회로로 만들어진다. TTL은 DTL(Diode-Transistor Logic)의 개량품으로 1970년대에 TI 사의 표준 논리 ... 되었다.그러나 바이폴러 트랜지스터를 사용했기 때문에 소비전력이 크고, 고집적화 및 고속화되지 않아서 CMOS 논리 IC 기술의 발달로 논리 회로의 주력 자리를 CMOS에게 양보했다.[사진

리포트 | 19페이지 | 2,000원 | 등록일 2019.10.06 | 수정일 2021.04.29

다운로드 장바구니
디지털 회로 설계-도어락

2009학년도 2학기 “디지털 회로 설계” 설계 프로젝트 최종보고서1디지털 도어락Digital Door lock김경준(20092450), 김우철(20094321), 박용민 ... “디지털 회로 설계” 설계 프로젝트 최종보고서지금 시대는 흔히 IT시대라고 한다. IT강국이라는 타이틀 안에 우리의 생활은 그만큼 빨라지고 있다는 것은 사실이다. 빨라지는 생활 ... 만큼 디지털은 우리 생활에서 없어서는 안 될 중요한 부분이 된지는 오래전이다. 기초학문인 디지털을 배움으로써 기본 논리학과 기초 디지털 설계를 배우고 이에 따른 실험을 할 수 있는 학문

리포트 | 5페이지 | 2,000원 | 등록일 2013.11.01

다운로드 장바구니
[컴퓨터과학과] 2019년 1학기 디지털논리회로 기말시험 핵심체크

제1장 컴퓨터와 디지털 논리회로1. 디지털 시스템 1) 시스템의 정의(1) 검은 상자형 시스템① 입력과 출력을 갖는 검은상자로 표현② 시스템의 입력과 출력에만 관심을 갖 ... 의 조정이 가능 ③ 단순성: 시스템 설계가 단순 ④ 안정성: 0과 1로 유지되므로 높은 안정성 ⑤ 견고성: 잡음 등에 강함 ⑥ 정확성: 논리적인 처리로 정확한 결과 도출 - 중략 -

방송통신대 | 76페이지 | 9,900원 | 등록일 2019.05.18

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... , XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 및 ... Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험결과NAND2 (0,0)NAND

리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
시립대 전전설2 [2주차 결과] 레포트

전자전기컴퓨터설계실험 ⅡPost-reportHDL을 사용한 디지털회로 설계 툴 (Xilinx ISE) 사용법1. Introduction (실험에 대한 소개)가. Purpose ... 과 같이 A, B를 각각 입력 단자로 하는 논리합은 S, 자리올림은 C로 나온다. 그러나 이 AND, OR, NOT 등을 사용한 간단한 회로에서는 더욱 하위에서의 자리올림을 처리 ... , Full adder, Ripple Carry Full adder등을 자일링스를 이용하여 설계하고 설계한 각각의 소자들를 키박스와 연동하여 설계한 게이트를 활용하는 것이다.나

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
부경대 전자공학과 면접 기출 4개년(2016년 ~ 2020년도)

(NAND = SOP, NOR = POS 편리)- MUX, 인코더, 디코더 설계- 논리회로를 크게 두 가지로 나누면? 순차회로, 조합회로 (차이점 설명)- RAM과 ROM의 차이점 ... 하여라.2018년도 면접 기출문제1. 지원동기, 학업계획, 졸업 후 진로가 무엇인가?2. MOSFET 단자이름 4가지가 무엇인지 말하고 설명하여라.3. 논리회로 게이트를 사용하여 진리표 X ... 에 적어놓은 개념들은 적어도 확실하게 알고 시험에 응시하셔야하고 추가적으로 중요한 부분들도 공부해야합니다!① 논리회로- K맵을 이용한 대수 간략화 → NAND, NOR 로 구현

시험자료 | 8페이지 | 9,000원 | 등록일 2019.12.03 | 수정일 2020.12.30

다운로드 장바구니

이전10개 72 73 74 75 767778 79 80 81 다음10개

파워링크

신청하기