"디지털논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

fpga 프로젝트 논리회로실험 실험12 멀티플렉서 전전설2 텀프로젝트 디지털집적회로 and or not 게이트 논리 회로 게임 인코더 디코더 디지털회로실험

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로실험" 검색결과 1,501-1,520 / 2,354건

vhdl을 이용한 FPGA 킷에서의 디지털 시계 구현

1. PurposeXilinx 소프트웨어를 이용하여 디지털 시계의 소스코드를 작성한 후, FPGA Kit에 적용하여 실제로 시간이 표시되는지 여부를 확인한다.2. Problem ... Statement① Describe what is the problem.주어진 entity로 디지털 시계를 설계하며, pin할당 역시 주어진 pin table을 참고하여 할당 ... digital_clock isPort ( rst_n : in std_logic;clk : in std_logic;DIGIT : out std_logic_vector( 6 downto

리포트 | 8페이지 | 3,000원 | 등록일 2009.11.12

다운로드 장바구니
아주대논리회로실험 4장.멀티,디멀티플렉서 예비(기본구성+빵판+예상결과)

elector)이다. 이것은 완전하게 결선된 회로 상태에서 원하는 데이터 입력원(input source)을 선택하는 응용에 자주 사용되며 아날로그먹스와 디지털먹스가 있다. 이 실험에서는 논리 ... ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험교수명:분 반:조 :학 번:성 명:1실험9. 예비 16조 허성인 ... 신호와 active low 신호에 대하여.논리회로에서 다루는 신호는 크게 active high와 active low로 구분된다. Active high 신호는 그 값이 1일때, 즉

리포트 | 10페이지 | 1,500원 | 등록일 2011.12.21

다운로드 장바구니
TTL-Logic 실험 예비레포트

과제1. 기본논리게이트(logic Gate)에 대해 설명 하시오.디지털 회로의 기본적인 요소 부문. 대부분 2개의 입력과 하나의 출력으로 되어 있으며, 회로가 처리하는 데이터 ... 파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.적분기와 비교기를 사용하여 삼각파와 구형파를 만들고 삼각파에서 다시 절선시켜 사인파를 만든 ... 기능도 가지고 있다. 제공되는 파형의 주파수는 아주 낮은 범위에서 높은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력

리포트 | 8페이지 | 1,000원 | 등록일 2011.09.04

다운로드 장바구니
전자공학실험1 예비(7장)

를 통해 전송하는 방법을 이해한다.내용디코더 : n비트 입력의 코드 체계를 최대출력 단자에 다른 코드 체계로 변환하는 논리회로1. Binary Decoding : 74139 dual ... 라 한다. 이는 n-to-n decoder에서 인에이블 단자를 입력으로 하고 n code 입력을 선택단자로 한 논리 회로와 같다.(진리표)(MUX와 Demux를 이용하여 한 bus ... 전자공학실험1- 예비보고서 -[7장. 디코더와 멀티플렉서]( 개 정 판 )실험 7. 디코더와 멀티플렉서목적디코더와 디멀티플렉서의 기능과 동작원리, 7-segment 디코더의 동작

리포트 | 8페이지 | 1,000원 | 등록일 2012.04.08

다운로드 장바구니
[디지털시스템실험(Verilog)] Verilog 기본 실습 결과보고서

full adder의 게이트 논리회로를 이미 설계하였으므로, 이번 실험에서는 게이트를 재설계할 필요 없이 32개의 포트 리스트 데이터만 정리하여 주면 된다.1-bit full ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서디지털 시스템 설계 및 실험 KEEE209-09 전기전자전파 공학부학부 : 학번 ... 의 논리 회로도와 코딩 소스는 다음과 같다.코딩 소스에서 설정된 각 게이트 x0, x1, a0, a1, o1의 역할을 논리 회로도를 통해 확인할 수 있다.full adder를 설계

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
레지스터 실험 예비보고서

은 클펄스를 인가하여 출력된 신호값은 표 12-1에 나타내고, 동작 특성은 그림 12-3의 타이밍도에 나타낸다.① 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정 ... 한다.② 논리회로 실험장치 또는 브레드보드에 IC를 부착하고, 단선을 사용하여 14번핀에Vcc(+5[V]) 전원을 연결하고, 7번 핀은 접지(0[V])를 한다.③ 아래 그림과같이 각 소자 ... .① 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정하고, 오실로스코프 또는 멀티메타(검은색선은 접지에 접속, 붉은색선은 전원 또는 신호출력단에 접속)를 사용

리포트 | 7페이지 | 1,000원 | 등록일 2011.09.16

다운로드 장바구니
[VHDL]실험10. 4bit 가산기

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목104bit 가산기실험 일자제출자 이름제출자 학번팀원 이름팀원 학번Chapter 1. 관련 이론 ... (Theoretical Background)조합논리회로는 비교적 설계하기 쉬운 회로이며, 출력은 단지 현재의 입력 값에 의해서만 결정된다. 이를 위하여 우리는 입력 신호에 따른 출력을 열거해 주 ... 는 진리표 작성법을 디지털 공학 과목에서 이미 배웠다. 또한 진리표에서 간략화 된 부울식을 유도하는 방법을 배웠다. Foundation series에는 논리식을 간략화 하여 부울식

리포트 | 6페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
부울대수와 드 모르간의 법칙

디지털 논리회로설계 및 실습실험 7. 부울대수와 드 모르간의 법칙1. 실험 목표□ 부울 대수(Boolean algebra)의 여러 법칙들에 대한 실험적 증명.□ 부울 법칙 10과 ... 시스템에서는 상태가 “0” 또는 “1”로 될 수 있는 회로를 취급하는 데 사용 된다.디지털 회로의 논리식을 취급함에 있어 다음의 약속이 있다.① 연산순서는 부정, 논리곱, 논리합 ... 11을 증명하기 위한 회로 설계.□ 실험을 통해 3- 입력 변수를 갖는 회로를 진리표를 작성하고, 드모르간의 정리를 이용하여 대수적으로 등가인지를 증명.2. 이론 요약드 모르간

리포트 | 4페이지 | 1,000원 | 등록일 2011.01.05

다운로드 장바구니
신의손) GS건설 합격 자기소개서

, 시스템 모델링, 선형제어 시스템의 해석과 관련된 기법을 배우고 feedback system에 대한 이해를 할 수 있었습니다. 또한 디지털회로설계, 전자회로 등의 과목을 들으면서 관련 ... 실험을 통해 회로에 대한 지식과 설계 능력을 체득시킬 수 있었습니다.둘 째, 통신공학개론에서 A+을 받았습니다. 이 과목에서 최고 평점을 받을 수 있었던 이유는 평소 공학 수학 ... 비판적으로 생각하는 힘이 더 필요하다고 생각했습니다. 상대의 의견이 더 논리적이고 타당하다면 적극적으로 수용하기 위해 꾸준히 신문을 구독하고 있습니다.신문을 2년 동안 읽으면서 자료

자기소개서 | 10페이지 | 3,000원 | 등록일 2014.07.15 | 수정일 2014.08.18

다운로드 장바구니
JFET 및 MOSFET의 바이어스 회로 실험 예비레포트

JFET 및 MOSFET의 바이어스회로 실험1. 실험목적1) JFET와 MOSFET의 바이어스 회로에 대한 이론적 이해를 위해 선학습한다.2) JFET와 MOSFET의 여러 가지 ... )에 비해 아주 작은 크기로 만들 수 있고 제조공정이 비교적 간단하다. 그리고 MOSFET만을 사용하여 디지털 논리기능과 메모리 기능을 실현할 수도 있다. 이런 이유로 현재 대부분 ... 바이어스 횔를 구성하고 분석함으로써 직류 바이어스에 대한 개념을 명확하게 이해하고 실험을 통하여 이를 확인한다.2. 실험장비-JFET 2N5458, 저항 100Ω, 10㏀

리포트 | 4페이지 | 1,000원 | 등록일 2011.12.19

다운로드 장바구니
가산기, 감산기

ten, add 000010110input is greater then nine, add 01104. 실험순서1) 그림 7-5는 2진수를 Excess-3 코드로 변환하는 회로 ... input > 1001, then add 10012) 설계로부터 회로를 구성한다. 진리표 7-3에 나열된 대로 모든 가능한 입력을 시험한다. 출력은 LED로부터 바로 읽어진다. 논리 ... 가산기, 감산기1. 실험목적가산․감산 연산을 구현해 본다.4비트 2진수를 Excess-3 코드로 변환하는 변환기를 설계, 구현, 실험한다.오버플로우(overflow) 검출로 부호

리포트 | 5페이지 | 1,000원 | 등록일 2012.11.20

다운로드 장바구니
[Lab#2]논리게이트 회로 실습

/ 디지털공학 및 설계_2011_기계공학과Digital Engineering and LabDept. of Mechanical Engineering('11.3.31 목)(오후)반 ... , 성명: 신호영 학번: 200810211 제출마감: '10.4.11(월) 20:00[Lab.2]논리 게이트 IC회로 실습[1]학습목표a)AND, NAND, OR, NOR, XOR ... )[예] IC 핀 번호 그림; breadboard에 회로를 구성할 때 IC 핀 번호를 확인하고 오류없이 연결한다.[4]논리 게이트 IC 실습:?먼저, ED-1000BS Logic

리포트 | 16페이지 | 1,000원 | 등록일 2011.06.01

다운로드 장바구니
디지털실험 - 동기 및 비동기 카운터 회로 설계 결과레포트

◈설계 5차-설계결과-2조 2008065321권태영1. 설계 과정◈ 논리 회로도① 비동기 계수기 회로도② 동기 계수기 회로도2. 시뮬레이션 결과① 비동기 계수기② 동기 계수기3 ... 설계 실험은 비동기 및 동기식 계수기의 구조와 동작원리를 이해하여 16진 동기 계수기, 비동기 계수기를 설계하는 것이었다.회로도 비교적 간단하고, 실험도 어렵지는 않았는데, 이상 ... 하지 만큼 실험이 제대로 되지 않았다. 그리하여 비동기 계수기부터 설계하였는데우선 그에 대한 이론을 살펴보았으므로 원리 자체를 이해 하는데는 무리가 없었다.이를 이해하려면 우선

리포트 | 6페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
울산대학교 3학년 항공우주공학실험 진동실험결과보고서

은 범위에서 높은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호 제공기가 된다. 디지털 회로에서 입력 파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공 ... 실험기본장비 및 외팔보의 진동실험 보고서·과 목:·학 과:·학 번:·성 명:·제 출 일:목차(INDEX)실험1 기본측정장비1.1 실험목적1.2 실험장비1.3 실험장비 소개1.4 ... 실험내용.....1.4.1 각 장비별 동작원리와 상호관계성.....1.4.2 함수발생기에서의 발생시키는 주파수와 각 장비에서측정되는 주파수의 차이가 발생하는 원인.....1.4.3

리포트 | 33페이지 | 5,000원 | 등록일 2014.09.17 | 수정일 2023.07.07

다운로드 장바구니
RS 플립플롭 실험 보고서

디지털공학실험 리포트평 가실험제목 : RS 플립플랍‘11. 11. 04실 습 조 :4 조전 공 :기계시스템공학성 명 :200701947 이대현200701949 이동건1. 실험제목 ... . 이론- 순서 논리회로란 입력신호의 순서에 따라서 동작 및 출력이 달라지는 논리회로를 뜻한다. 순서논리회로를 구성하는 기본소자는 플립플롭이다. 플립플롭은 두 가지상태 사이를 번갈 ... Qn※74LS00 데이터 시트5. 실험 회로도1)6. 실험 내용1) NAND 게이트를 이용한 비동기식 RS 플립플롭입력출력SRQQ1001입력출력SRQQ0110입력출력SRQQ0011

리포트 | 7페이지 | 1,000원 | 등록일 2011.11.12

다운로드 장바구니
[논리회로설계실험]논리회로설계실험 제 9장 Encoder와 Decoder

는 [그림 9-3]과 같고, 논리회로는 [그림 9-4]와 같다.[그림 9-4] 10진 to BCD Decoder 논리회로3. 사용 기자재 및 부품?논리실험기 (Digital Logic ... 고, 논리회로는 [그림 9-2]와 같다.[그림 9-1] 10진 to BCD Encoder⒜ 블록도10진 to BCD EncoderInputOutput10진수BCD CodeABCD000 ... *************0011401005010160110701118100091001⒝ 진리표[그림 9-2] 10진 to BCD Encoder 논리회로⑵ 디코더(Decoder

리포트 | 8페이지 | 2,000원 | 등록일 2005.04.09

다운로드 장바구니
5. 플립플롭 및 래치

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목5플립플롭 및 래치실험 일자제출자 이름제출자 학번팀원 이름팀원 학번Chapter 1. 관련 이론 ... (Theoretical Background)1. 래치(Latch)래치(latch)는 외부의 어떤 입력레벨에 의해 출력이 특정의 논리레벨로 바뀌면 외부입력 신호의 제거에도 그 상태를 유지하는 회로 ... , FF)플립플롭은 출력이 2개(Q와 )의 안정상태를 가지며 제어신호가 가해졌을 때 출력상태를 바꾸는 논리회로로서, Q를 플립플롭의 정상출력, 를 반전출력이라 한다.또한 이는 입력

리포트 | 7페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
부울대수의 정리(예비)

실험 8 부울대수의 정리1. 실험 목적▣ 부울대수(Boolen algebra)의 기본적인 공리와 정리를 이해하고 증명한다.▣ 부울대수식을 이용한 논리회로의 간략화 및 논리식 표현 ... 을 익힌다.▣ 다양한 논리회로를 부울대수식으로 표현하는 능력을 배양한다.※ 실험 부품 및 장비구 분명 칭비 고실험 및 계측장비논리회로실험장치(logic lab unit)오실로스코프 ... Computer)며, 디지털 논리 회로로 구성되어 있다. 이러한 디지털 회로의 설계와 분석을 쉽게 하기 위해서 사용하는 이진변수와 논리 연산을 나타내는 대수가 부울대수(boolean

리포트 | 11페이지 | 1,000원 | 등록일 2010.07.14 | 수정일 2015.04.04

다운로드 장바구니
OP-AMP 증폭실험-예비

특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.③ 멀티미터 [ 저항측정 ]멀티 ... OP-AMP 증폭실험이 름 :학 번 :실 험 조 : 14조실험날짜 : 2011. 10. 271. 실험목적op-amp 회로의 기본 동작 원리를 이론적으로 해석하고, 이를 바탕 ... 으로 한 기본회로의 동작을 이해한다. 이를 바탕으로 실험을 위해 회로를 꾸미고 실험 결과를 통해 이론에서 해석했던 내용을 확인한다.2. 기구 및 실험장치① 오실로스코프 시간에 따른 입력

리포트 | 14페이지 | 1,500원 | 등록일 2011.12.04

다운로드 장바구니
PLC(프로그램형 제어기) 개요,정의, PLC(프로그램형 제어기) 구성, PLC(프로그램형 제어기) 명령어, PLC(프로그램형 제어기)와 시퀀스제어,PLC(프로그램형제어기)장단점

어 학생들이 수동식으로 직접 실험을 할 수 있다.4) 연결된 배선을 연결잭을 이용하여 수동식으로 실습함으로써 센서의 원리와 기능을 익힐 수 있다.2. 시스템제어 장치(PLC 제어장치)1 ... 하여 실습을 할 수도 있고 연결잭에 의해 전체의 회로가 연결되면 자동모드로 전환하여 전자동으로 작동할 수 있다.3. 출력부(출력모듈)입력신호에 의해 PLC에서 처리한 출력신호 ... , 타이머, 카운터 등의 기능을 반도체, IC 등의 소자로 대체시킨 기기로써 디지털 또는 아날로그, 입ㆍ출력모듈 (I/O MODULE)을 매체로 하여 여러 가지 형태의 기계나 공정

리포트 | 6페이지 | 5,000원 | 등록일 2013.02.24

다운로드 장바구니

이전10개 71 72 73 74 757677 78 79 80 다음10개

파워링크

신청하기