"디지털논리게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 and or not 게이트 전전설2 디지털 hdl설계 nand게이트 컴활1급 필기 디지털논리설계 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리게이트" 검색결과 1,501-1,520 / 1,915건

DLD 실험 - 카운터

년도-학기2009년 1학기과목명디지탈논리회로실험LAB번호실험 제목7카운터실험 일자2009 년 4월 17일제출자 이름제출자 학번팀원 이름Chapter 1. 관련 이론 ... 다. 그림 5(b)의 회로도를 살펴보면 NAND 게이트의 출력이 플립플롭들의 비동기식 CLR 단자에 연결되어 있으며, 비동기식 CLR 단자는 active-low 신호에 의해 동작 ... 함을 알 수 있다. 따라서 만일 NAND 게이트의 출력이 0이 되면 모든 플립플롭들의 Q값이 클럭에 상관없이 곧바로 0이 되어 버린다.만일 초기에 카운터 값이 Q3Q2Q1Q0=0000

리포트 | 12페이지 | 2,000원 | 등록일 2009.06.10

다운로드 장바구니
vhdl의 개요 보고서

, CAD 툴이 합성한 논리회로는 사람이 직접 설계한 게이트 레벨의 회로보다 그 규모면에서 큰 경우가 종종 발생한다. 이 역시 최적화 도구의 지속적인 발전과 지원이 필요한 부분이다3 ... 의 동작 내용을 문서화하여 설명하기 위해 개발했다. 그러나 이런 문서를 회로 디자인 과정에서 시뮬레이션에 사용하게 되었고, VHDL 파일을 읽어들여서 논리 합성을 한 다음 실제 ... 회로 형태를 출력하는 기능을 덧붙이게 되었다. 오늘날에는 디지털 회로의 설계, 검증, 구현등의 모든 용도로 사용하고 있다.VHDL은 Ada 프로그래밍 언어의 부분집합에 디지털 회로

리포트 | 3페이지 | 1,000원 | 등록일 2008.06.22

다운로드 장바구니
max plus 이용한 디지털 논리 회로 실습 8세그먼트

디지털 논리회로학 과 : 정보통신공학학 번 : B반 073602이 름 : 주정식담당교수 : 이성주 교수님제 출 일 : 2009.5.191. 서론문제] 아래의 그림은 특별한 8 ... , X2.....X8를 만드는 시스템의 세 가지 버전을 설계하라.(모든 입력은 보수와 보수 아닌 것 둘 다 사용이 가능하다.)a. 각 출력을 2레벨 NAND 게이트 회로를 사용 ... 하여 독립적으로 최소화하여 구현하라. 최소의 의미는 다음과 같다. 첫째, 게이트의 수가 최소인 것을 말한다. 둘째, 게이트의 수가 같은 경우라면 게이트 입력 수가 최소인 것이다.(각

리포트 | 21페이지 | 1,500원 | 등록일 2009.05.21

다운로드 장바구니
(전자공학) 슈미트 트리거

다. 입력 파형은 서서히 변하는 사인 곡선과 같은 파형이고, 출력은 높고 낮은 두 개의 논리 상태를 형성하는 구형파이다.그림 1-8은 슈미트 트리거 회로의 기본 파형을 보여 주는 것이 ... 다. 이 회로를그림 1-11과 같이 구성하면 시간 펄스를 발생시키는 회로를 얻을 수 있다.이 회로는 NAND 게이트 입력이 상한 전압보다 낮으면 출력이 높은 상태에 머무르게 되고 상한 ... 전압에 이르면출력 전압이 낮아져서 하한값까지 방전되었다가 다시 높은 상태로 전환되는 성질을 이용한 것이다디지털 회로의 기본신호 레벨은 High("1"),Low("0") 그리고 특수

리포트 | 7페이지 | 1,500원 | 등록일 2008.12.15

다운로드 장바구니
동기식, 비동기식, 시프트 레지스터 카운터의 정의 및 특성

카운터의 정의계수기(counter, 카운터)란 클럭펄스를 세어서 수치를 처리하기 위한 논리 회로 (디지털 회로)이다. 계수기가 계수한 이진수나 이진화 십진수가 디코더를 통해서 7 ... 면 NAND 게이트의 출력이 플립플롭들의 비동기식 CLR 단자에 연결되어 있으며, 비동기식 CLR 단자는 active-low 신호에 의해 동작함을 알 수 있다. 따라서 만일 NAND 게이트 ... 값은 그림 10-5(a)의 상태천이도에서와 같이 차례로 증가될 것이다. NAND 게이트는 Q3과 Q1 값이 모두 1인 경우에만 출력이 0이 되기 때문에 카운터 값이 0000

리포트 | 7페이지 | 2,000원 | 등록일 2009.05.28

다운로드 장바구니
[공학]논리회로 설계) Exclusive-OR Gate (7486),그레이 코드

을 하는지 알아본다.2. 실험 이론? Basic? 논리 게이트는 디지털 회로를 만드는데 있어 가장 기본적인 요소이다. 대부분의 논리 게이트들은 두 개의 입력과 한 개의 출력 ... 1. 실험목표? 논리 게이트를 구현하여 출력 상태를 기록하고, 다른 논리게이트와 비교 해 본다.패리티 비트 검사기 회로와 그레이 코드(Gray Code) 변환기 회로가 어떤 기능 ... 논리게이트는 AND, OR, XOR, NOT, NAND, NOR등 모두 6개의 종류가 있다.? Core? Exclusive-OR Gate (7486)? Exclusive-NOR

리포트 | 6페이지 | 1,000원 | 등록일 2006.10.16

다운로드 장바구니
VHDL-Pre lab - FF and S-P conversion !! (A+리포트 보장)

-bit등– 순차논리회로의 예• 계수기 (Counter), 레지스터 (Register), 플립플롭 등.• 기본 구성 회로– 래치(Latch)– 플립플롭(flip-flop)2> 래치 ... : 게이트(클럭)입력, 동기식 동작, 클럭 시점에 동작- S-R : 셋-리셋, S,R 동시 활성화 금지- D: 데이터 획득, 입력단자가 1개로 간단, 입출력단자- J-K : S-R ... )– 디지털 파형의 상승 또는 하강 에지에서 활성화 됨(동작)• 클록(clock)– 연속적인 펄스 열 (‘1’과 ‘0’을 주기적으로 반복하는 디지털 파형)– 순차회로를 활성화

리포트 | 19페이지 | 2,500원 | 등록일 2009.06.29

다운로드 장바구니
디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 1장(게이트, 스위치, LED, 로직 프로브) 예비보고서

디지털 회로 실험(1장 예비보고서)과 목 명 :디지털 회로 실험학 과 :학 번 :이 름 :제 1장 게이트, 스위치, LED, 그리고 로직 프로브1. 목적1) TTL 소자의 패키징 ... 폴러 반도체 기술을 이용하여 만들어지는 포화형 논리회로의 IC이며, 표준의 74 시리즈를 비롯하여 각종의 용도에 쓰이는 패밀리를 증가시켜 다음과 같은 패밀리가 있다.* 74시리즈

리포트 | 6페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
IT 상식 필기문제

[ IT 상식 필기문제 모음 ]1. 정보화 사회의 특징으로 바르게 표현된 것은?1) 소형화 → 대형화2) 탈 규격화 → 규격화3) 전문화 → 탈 전문화4) 디지털 시스템 ... 하고 이에 대한 통계적 분석을 실시한다.14. 디지털 데이터를 아날로그 신호로 인코딩하는 방식으로 옳은 것은?1) ASK2) AM3) PM4) FM15. 컴퓨터를 사용하던 중 문제 ... 24. 시스템을 최적화 하는 근본적인 이유는?1) 디스크 용량을 최대한 늘리기 위해서이다2) 디스크 표면을 검사하여 논리적, 물리적 오류를 검사하고 수정하기 위해서이다.3) 하드웨어

시험자료 | 9페이지 | 2,000원 | 등록일 2011.10.15

다운로드 장바구니
Exclusive OR 게이트와 그 응용

은라고 쓰며, 이것을 배타적 논리회로 또는 반일치회로라고 한다.ABX000011101110- 논리식으로 XOR 게이트를 구성하면 다음과 같다.(a) AND, OR, NOT 게이트 ... 로 구현(b) AND, OR, NOT 게이트로 구현(c) NAND 게이트로 구현(d) NOR 게이트로 구현3. 사용기기 및 부품- 디지털 실험 장치 - 직류전원 공급장치(DC power ... 사전보고서제출일학과전자공학과조학번조원이름성명Ch. 5 Exclusive OR 게이트와 그 응용- -1. 실험목적- XOR 게이트의 동작 특성을 이해한다.- XOR 게이트의 구성

리포트 | 5페이지 | 1,000원 | 등록일 2007.01.11

다운로드 장바구니
홈네트워크 보안기술과 발전방향

이 부착되어 ‘논리적’인 홈 게이트웨이를 형성하는 형태를 가졌었다. 그러나 여기서 말하는 홈 게이트웨이는 PC와 디지털 모뎀으로 구성된 형태는 포함하지 않으며 PC와 독립 ... , 그리고 기타 서비스 기능을 제공하는 SM(Service Module) 등으로 구성된다.나. 홈게이트웨이 특징① PC에 의존하지 않는다초기의 고속 홈 게이트웨이는 PC에 디지털 모뎀 ... 에 물리적으로 쌓이는 형태, 즉 각각의 장치들이 HomePNA를 이용하는 구리선과 같이 내부의 LAN 데이터 버스를 이용하는 홈 게이트웨이를 구성하는 논리적 구성으로 실현될 수 있

리포트 | 20페이지 | 2,000원 | 등록일 2006.12.14

다운로드 장바구니
[방통대 경영학과 3학년 e-비지니스 공통] 1. USN(Ubiquitous Sensor Network)에 대하여 그 개념을 간략히 설명하고, 유비쿼터스 컴퓨팅

Node) 또는 게이트웨이 (Gateway)로 구성(3) 각각의 센서 노드에서 센싱된 데이터는 싱크 노드에 의하여 수집되어 인터넷 등의 외부 네트워크를 통하여 사용자에게 제공(4 ... , 간결성으로 스마트 디바이스(Smart Devise) 활용과 연계에 의해 이전과 비교할 수 없을 정도로 다양한 인터페이스의 등장으로 사용자에게 편리하고 논리적이며 직관적인 ... -Emitting Diodes), LEP(Light-Emitting Polymer), 디지털 잉크 등의 스크린 기술의 발전으로 PDA와 휴대용 전화기 같은 기존의 기기뿐만 아니라, 전혀

리포트 | 11페이지 | 3,500원 | 등록일 2012.04.06

다운로드 장바구니
반도체공정 ppt

계에서 사용되어 오고 있으며 표준 매립형 컬렉터 (SBC) 공정으로 알려져 있다 .10.1 접합 - 분리 구조 4 SBC 공정은 원래 논리회로에 사용되었지만 대부분의 디지털 기술 ... 미터와 컬렉터 단자 사이의 캐리어 이동 시 생기는 지연이다 . 논리 스위칭 속도와 증폭 주파수 응답 모두 전이시간에 의하여 제한되며 전이시간은 다음과 같이 정의된다 . 10.3 식 ... 와 밀접한 관련이 있고 , 절대 허용오차는 상대적으로 낮다 . 핀치된 베이스 저항은 A,B 가 소스와 드레인이고 , n 이 게이트로 동작하는 JEET 로 사용될 수 있다 .10.6

리포트 | 34페이지 | 3,000원 | 등록일 2011.06.12 | 수정일 2014.05.02

다운로드 장바구니
Ch15. 동기식 카운터(Synchronous Counters)

? 오실로스코프? 펄스파 발생기(구형파 파형이 가능한 것) ? LED 모니터 ? 저항 820[Ω]? TTL 7408(AND Gate) 1개- 4개의 정논리 AND 게이트는 각각 독립 ... 시간이 발생하게 된다. 이러한 전송지연은 사용할 수 있는 최대 클록 주파수를 제한하게 되며 한 상태와 다음 상태사이에 잠정적으로 중간상태가 존재할 수 있어 논리상의 오차를 발생 ... 와 마찬가지이다.그림 15-1의 동기식 Count-Up 카운터에서와 같이 앞단의 출력 Q들을 모아 AND게이트로 묶 어서 다음 단의 J와 K 입력에 동시에 연결하고, 모든 플립 플롭에 클록

리포트 | 5페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
TTL IC와 CMOS IC

TTL과 CMOS IC1.TTL IC가격이 싼 IC들을 쉽게 이용할 수 있게 됨에 따라 디지털 회로는 널리 사용되게 되었다.반도체 제조회들은 다양한 계열의 디지털 IC들을 개발 ... 해 왔다. 논리계열이란 함께 사용될 수 있는 소자들의 그룹을 말한다. 같은 계열의 IC는 서로 호환성이 있으며 다른 것과 쉽게 연결하여 사용할 수 있다. 논리계열들 중에서 한 그룹 ... 다. TTL 디지털 IC의 74×××시리즈의 전원전압은 +5V ±5%이다. 2.5V를 중심으로 0V~0.8V를 L레벨, 2V~5V까지를 H레벨로 정하여 빗금친 부분의 0.8Val

리포트 | 3페이지 | 1,000원 | 등록일 2007.04.14

다운로드 장바구니
카운터결과보고서

.보통 입력 펄스를 클럭 펄스로 주는데, 클럭 수를 세어서 수치를 처리하기 위한 논리 회로 (디지털 회로)이다. 계수기가 계수한 이진수나 이진화 십진수가 디코더를 통해서 7 세그먼트 ... 하게 된다.1.2.4 리플 캐리 카운터앞단 플립플롭의 입력과 출력을 AND 게이트로 모아서 다음 단 플립플롭의와입력으로 넣어주도록 구성된 회로가 리플 캐리(ripple carry)카운터이 ... 다. 동기식 카운터 회로에 비해 AND 게이트가 간단해졌고 AND 게이트가 병렬이 아니라 직렬로 연결되어 있다. 따라서 리플 캐리 카운터는 회로의 구성이 비동기식 카운터보다 복잡

리포트 | 12페이지 | 1,500원 | 등록일 2009.05.25

다운로드 장바구니
TTL 특성 및 응용실험

TTL 특성 및 응용실험■ 목표TTL(Transistor-Transistor Logic)로 구성된 디지털 IC(Digital Integrated Circuit)의 특성 및 동작 ... 는 디지털 회로에서 사용되는 각종 논리용 소자 중 입력을 트랜지스터로 받아들이고, 출력 또한 트랜지스터인 소자를 말한다. TTL 소자는 보통 74시리즈 IC이다. 동작속도(전파지연시간 ... & Fan-Out▶ FI: 입력단자에 접속할 수 있는 외부 논리회로의 수. 일반적으로 논리 IC가 갖고 있는 게이트 수와 같다.▶ FO: 출력단자에 접속할 수 있는 외부 논리회로

리포트 | 8페이지 | 1,000원 | 등록일 2006.12.15

다운로드 장바구니
[공학기술]CMOS VLSI설계의 원리4 (6~7장)

재프로그램가능 게이트어레이 6.3.4.1 XILINX 프로그램가능 게이트어레이 6.3.4.2 Algotronix 6.3.4.3 동시(concurrent) 논리 6.3.5 게이트바다 ... 와 게이트어레이 설계: Agenda: 6. CMOS 설계방법6.4 설계방법들 6.4.1 동작 합성 6.4.2 RTL 합성 6.4.3 논리최적화(Logic Optimization ... 있음 논리 표현에서부터 시작, 논리게이트들의 스케메틱 넷리스트의 형태로 만들어진다. Optimization의 전형적인 순서 ⇒ 네크워크 구성 ⇒ 2단계 최소화(2-level

리포트 | 25페이지 | 2,000원 | 등록일 2007.04.02

다운로드 장바구니
컴퓨터의 원리 수업연구지도안

을 계산할 수 있다.ㆍ디지털 논리 회로에서 사용되는 논리 게이트를 설명할 수 있다.ppt(2)논리 게이트논리게이트 구분(3)논리식의 간소화논리식을 간소화15/9ㆍ불함수의 기본 정리 ... 학습실시결손0-322%교정 학습실시(3) 교정학습§ 기본 논리게이트☞ AND게이트 : Y=A*B=AㆍB=AB☞ OR게이트 : Y=A+B☞ NOT게이트 : Y=A'§ 진법☞ 10진법 ... 되는 회로이다. 이회로는 논리게이트로 구성되며 특정한 목적을 가지도록 만들어진다. 여기에는 각종 제어시스템에서 많이 사용되는 부호기, 해독기, 멀티플렉서. 디멀티플렉서, 비교기가 있

리포트 | 18페이지 | 1,500원 | 등록일 2007.06.13

다운로드 장바구니
[전자공학]디지털공학실험-6.Exclusive-OR 와 그 응용

001110010111111110101101111101010000111113. 검 토1. 그림 6-3, 6-4 가 EX-OR 의 논리가 될 수 있음을 Boole 대수식으로 표 시하여 증명하라.. 첨부

리포트 | 5페이지 | 1,000원 | 등록일 2005.11.02

다운로드 장바구니

이전10개 71 72 73 74 757677 78 79 80 다음10개

파워링크

신청하기