"logic gate 레포트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 hdl설계 LOGIC 보고서 논리게이트 고찰 아주 ram 전전설3 CMOS basic gates basys3 verilog logic 연산과 gate

판매자 표지는 다운로드시 포함되지 않습니다.

"logic gate 레포트" 검색결과 121-140 / 156건

flip-flop and counter design(예비)

Pre - Report1. ObjectiveTo understand the operating principle of various kinds of flip-flops, and ... unstableThe structure of a simple S-R latch using two NAND gates is shown. The input of the two NAND ... gates are S and R, outputs Q and. If S and R is both connected to 0V, and Q is +5V, the inputs of

리포트 | 16페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니
실험5 결과보고서

REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치 ... 한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2010. 10. 29과목명: 논리회로실험교수명: 선우명훈 교수님분 반 ... : NAND Gate를 이용한 R-S Latch 회로 구성InputOutputSRQQ'00last Qlast Q_bar011010011101입 력출 력SRQQ'0V0V4.97V4.97V0V

리포트 | 7페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
예비보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA

”.3. Pre-Report1) Comparison between FPGA and ASIC우선 FPGA와 ASIC 각각에 대해서 간단히 알아보기로 하자.(출처 : 네이버 백과사전 ... ,위키백과)① FPGAFPGA(영어: field programmable gate array, 현장 프로그래머블 게이트 어레이)은 프로그래머블 논리 요소와 프로그래밍가능 내부선이 포함 ... 하는 핵심 기능을 포함한다.설계자 의도를 반영해 회로를 설계하는 논리회로형 반도체(FPGA:field-programmable gate array)에 비해 값은 싸지만 상품화하는 데 오랜

리포트 | 6페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
4x1 Verilog MUX 설계

대수식: Y=(~S&D0)|(S&D1)nd22 input nand gate불대수식: Y= ~(a&b)ivInverter gate불대수식:Y=~sInstancend202 input ... nand gate불대수식:Y=~(d0&~s)nd212 input nand gate불대수식:Y=~(d1&s)nd222 input nand gate불대수식:Y=~(w0&w1)iv0 ... 에 1n reportTotal logic element는 FPGA에 얼마만큼 공간을 차지하는지 나타낸다. 위의 분석결과 1/68416으로 1%이하의 공간을 차지한다.Timing

리포트 | 9페이지 | 1,500원 | 등록일 2010.12.21

다운로드 장바구니
화공플랜트(엔지니어링) 공장설계_3_프로젝트조직과 담당업무

Book 편집 주관o) Project Control- Schedule Reports- Resource Histograms & Curves- Schedule Analisys ... & Comparisions- Performance Measurement- Performance Report- Cost Reports- Productivity Reportsp) Data ... Control- Drawing Control Reports- Specification Listq) 공사관리- 공사예산 편성- 공사 수행 계획 수립- 현장 인원 투입 계획 작성- 현장

리포트 | 18페이지 | 2,500원 | 등록일 2011.05.27

다운로드 장바구니
예비03_Adder&Subtractor

F학 번: 200920148성 명: 이슬기200920148_이슬기_예비03_Adder&Subtractor.hwpI. 목적Logic gates를 이용하여 가산기(adder)와 감산기 ... 하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.27 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 7474HC8674HC16474HC194IC7432III. 예비학습(1) XOR gate(IC 7486)와 AND gate(7408)을 이용하여 반가산기를 구성하여 보아라.반가산기

리포트 | 7페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
실험 2. CMOS 회로의 전기적 특성

and to support them in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부 ... . CMOS 회로의 전기적 특성1. 실 험 목 적High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.2. 이 론 ... ◆ Logic Level논리 회로에서 2개의 논리값에 대응하는 신호값 논리 조건 긍정 또는 부정 을 수치로 표시한 것으로 논리대수에서는 긍정을 1 부정을 0으로 한다. 한편 전기

리포트 | 9페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
TTL-Logic 예비보고서

Logic 실험 -- 조 -소속 :학번 :이름 :담당조교 :◎ 기본 논리게이트(Logic Gate)에 대하여 설명하시오.→ 논리 게이트는 일반적으로 1개 이상의 입력 단자와 하나의 출력 ... 위 자료는 참고용으로 제작된 것이므로 그대로 복사하여 레포트 제출을 삼가 바랍니다.모든 책임은 레포트를 작성한 본인에 있음을 유의하시기 바랍니다.기계공학 기초실험- TTL ... )?→ 논리 대수(logic algebra)라고도 함. 부울대수는 논리회로를 수학적으로 해석하기 위해 영국의 수학자 불(boolean)이 제안한 것으로 컴퓨터는 디지털 회로로 구성

리포트 | 11페이지 | 1,000원 | 등록일 2011.03.10

다운로드 장바구니
전기전자기초실험 Flip-flop and Counter Design 예비보고서

tand for set and reset. It can be constructed from a pair of cross-coupled NOR (Not OR) logic gates ... signal. Logic gates between each stage of the circuit control data flow from stage to stage so that ... Report Topic : Flip-flop and Counter Design- Theory1-1. Latch/Flip-FlopIn electronics, a latch is a

리포트 | 11페이지 | 1,000원 | 등록일 2009.09.08

다운로드 장바구니
실험 7. Decoder & Encoder

upport them in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일 ... 할 때 모든 카운트 상태를 디코딩하기 위해서는 K개의 입력을 갖는 gate가개 필요하다. K단 카운터의 카운트 능력을 N으로 감소시킨다면 N개의 카운트 상태를 디코딩하기 위해 필요 ... 한 gate는 N개가 된다. 이 경우 디코딩에 약간의 여유가 생기기 때문에 사용되는 모든 게이트가 K개의 입력을 필요로 하지 않는다.◆ Encoder인코딩은 디코딩의 반대를 의미

리포트 | 8페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
Lab(6) 카운터, 비교기, 포토 인터럽터 회로

시킨다.[2]사용 부품 및 기기부 품수량부 품수량ED-1000BS Logic Lab Unit1IC: 74LS76 Dual JK-FF with Set and Clear2IC: 74LS ... 00 Quad 2-input NAND gate1IC: 74LS192 Synchronous Up/Down Decade Counter1IC: 74LS08 Quad 2-input AND ... gate1IC: 74LS193 Synchronous Up/Down Binary Counter1IC: 74LS14 Schmitt-trigger Inverter1Photo

리포트 | 15페이지 | 1,500원 | 등록일 2010.06.23

다운로드 장바구니
논리게이트 예비보고서 입니다

REPORT실험1장. 예비 보고서논리 게이트1. 실험 제목- 논리 게이트 (Logic Gate)2. 예비보고서(1) 인터넷에서 74LS00 계열의 AND, OR, NOT ... 게이트들을 어떻게 연결하여야 하는가? 단, 최소 개수의 NAND 게이트를 사용할 것.(※한글 문서로 게이트의 그림을 그리지 못해 자필로 그린 후 스캔합니다.)⑴AND Gate의 기능 ... ABOut000010100111①②③⑵OR Gate의 기능ABOut000101011111①②③(3) 2입력 NOR 게이트들만 가지고 있다고 할 때, 앞 2번을 반복하라.⑴AND

리포트 | 7페이지 | 1,000원 | 등록일 2009.05.15

다운로드 장바구니
트랜지스터 응용 회로 실험(2)(결과)

)가 출력됨을 알 수 있다. 이를 통해 V_IN2의 값이 0V 일 때는 Digital Logic 소자인 Inverter(Not gate)로 동작하지만, V_IN2의 값이 5V 일 ... Logic 소자인 Inverter(Not gate)로 동작하지만, V_IN2의 값이 0V 일 때는 회로가 항상 동작하는 특징을 가지고 있다.또한 첫 번째와 두 번째 회로를 이용하여 On ... 의 파라미터를 대입하고 또한 gm은 예비레포트에서 구했던 0.0183A/V를 대입해보면,약 5V/V의 전압이득을 갖게 될 것이라 예상할 수 있다.실제 실험을 통해 1Khz의 주파수를 갖

리포트 | 18페이지 | 2,000원 | 등록일 2009.07.08

다운로드 장바구니
경영정보시스템 과제_빌게이츠와 마이크로 소프트

제목 : MS사의 빌게이츠학 번 : 2007610261성 명 : 오동익◎ 빌게이츠에 대해서윌리엄 헨리 게이츠 3세(William Henry Gates III, 1955년 10월 ... 28일생)는 미국의 세계적인 기업가이다. 빌 게이츠(Bill Gates)라는 이름으로 잘 알려져 있으며, 폴 앨런과 함께 세계적인 기업 마이크로소프트를 설립하였다. 초등학교 시절 ... 게이츠는 열성적인 독서광이었다. 10세가 되기 전에 백과사전을 전체를 독파한 그는 집 근처 공립도서관에서 열린 독서경진대회에서 전체 1등을 차지했다. 4～5장 분량이면 되는 리포트

리포트 | 2페이지 | 1,000원 | 등록일 2011.05.26

다운로드 장바구니
아주대 논리회로실험 실험4 결과보고서

+511010+5010110+5+50111? Logic gate의 이론대로 작성해본 진리표와 같은 결과값을 나타냈다. 실험 1과 실험 2는 같은 결과값이 나왔다. S0와 S1의 선택 입력 ... REPORT(Chap.4 결과보고서)전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 ... 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.10.5과목명: 논리회로실험교수명

리포트 | 7페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
예비08_RAM

할 수 있고, 또한 Data를 처리할 수 있는 조합 Logic Gate를 포함한다. 저장 레지스터(Storage Register)는 2진 정보의 일시적인 저장에만 이용되며, 이 정보 ... 하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.11.08 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... , disk, core, CCD, bubble, ICRAM, Josephson memory2. Factor- size, speed, power, consumption, logic

리포트 | 5페이지 | 3,000원 | 등록일 2010.11.10

다운로드 장바구니
결과03_Adder Subtractor

아 실험하지 않았습니다.II. 실험에 대한 고찰이번 실험은 logic gate를 이용하여 adder를 구성해보는 실험이었다. half-adder 및 full-adder를 구성한 후 ... 하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.10.04 (월)과목명: 논리회로실험조교명: 유창승분 반: 월

리포트 | 4페이지 | 3,000원 | 등록일 2010.10.19

다운로드 장바구니
결과레포트9(Logic, R-S Flip-flop)

결과레포트전자물리실험-Logic, R-S Flip-flop1. 실험결과 및 고찰ⓐ Analogue R-S Flip flop(reset-set flip flop)1) 위 그림과 같 ... flip flop, switch debouncer)★ SN74LS00N package 안에는 네 개의 gate가 있으나 오직 두 개만 회로에서 사용된다. 사용되지 않는 gates ... 에서의 입력값은 어떻게 다루어져야만 하는가?⇒ SN74LS00N package 내부는 이렇게 구성되어 있으므로 우리가 사용하는 두 개의 gate를 입력값을 연결하면 나머지 사용하지 않

리포트 | 6페이지 | 2,000원 | 등록일 2009.11.27

다운로드 장바구니
결과08_RAM

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.11.15 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... logic “1”이고 +0.5V보다 낮으면 positive logic “0”을 출력한다. 표 1의 데이터와 같이 표 2를 작성하라.ABCAdressDatato be storedDI4 ... 았다. RAM은 반도체 메모리 중 하나로, 첫 번째 실험은 gate를 이용해 2-bit RAM을 만들어 보는 실험이고, 두 번째는 64-bit IC RAM-type 7489칩을 이용

리포트 | 4페이지 | 3,000원 | 등록일 2010.11.17

다운로드 장바구니
FPGA를 이용한 IDCT의 co-emulation

.e., gate level in ASIC or logic fabric in FPGA. In this experiment, we will experience ways to ... )Minimize (area) x (execution time) as much as possible3. Pre Report1) Synthesize your IDCT design, and if

리포트 | 11페이지 | 7,000원 | 등록일 2009.12.24

다운로드 장바구니

이전10개 1 2 3 4 5 678 다음10개

파워링크

신청하기