"logic gate 레포트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 hdl설계 LOGIC 보고서 논리게이트 고찰 아주 ram 전전설3 CMOS basic gates basys3 verilog logic 연산과 gate

판매자 표지는 다운로드시 포함되지 않습니다.

"logic gate 레포트" 검색결과 101-120 / 156건

판매자 표지

전자전기컴퓨터설계실험2(전전설2)8주차결과

(Programmable Gate ArrayPLD(Programmable Logic Array)를 생산하는 반도체회사이다. xlinx라는 프로그램은 EDA소프트웨어로 게이트 어레이 ... egment에서는 이를 common gate를 이용하여 그 수를 줄이게 된다. 예를 들어 4개의 segment가 사용된다면 input과 output은 데이터 8개와 common gate ... 에 carry와 borrow가 동시에 발생하거나 사라지지 않는 현상을 해결할 수 있었다.Ⅴ. 결론 (Conclusion)앞서 예비레포트에서 알 수 있었듯이 기본적으로 많이 사용되는 표기품

리포트 | 24페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
아주대 논리회로실험 실험1 결과보고서

gate의 기본을 이해하는 실험다. logic gate에 대한 이론인 Boolean equation과 De Morgan의 법칙이 성립하는지 진리표와 대조하여 확인해 본다.또한 IC ... 하는지 확인함으로써 실험 결과가 잘 도출되었다는 것을 알 수 있었다.[4] 고찰이번 실험 1, 2를 통해 기본적인 logic gate의 구성, IC 사용방법 등을 알 수 있었다. 논리회로 ... REPORT(Chap.1 결과보고서)전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전

리포트 | 6페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
[논실]예비3, 200820126, 안효중, 4조

: 박성진 교수님분 반: 수 8.5~11.5학 번: 200820126성 명: 안효중< Chap.3 예비보고서 >[1] 실험 목적Logic gate를 이용해 adder(가산기)와 s ... REPORT(Chap.3 예비보고서)전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 ... 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.9.21과목명: 논리회로실험교수명

리포트 | 3페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
예비01_Basic Gates

번: 200920148성 명: 이슬기200920148_이슬기_예비01_Basic Gates.hwpI. 목적기본적인 각 LOGIC GATE(AND, OR, NOT, NAND, NOR ... , XOR)에 대하여 알아보고 이러한 GATE들로 구성된 LOGIC 회로에서의 BOOLEAN EQUATION과 DE MORGAN의 이론에 대하여 알아본다.II. 이론 및 유의사항 ... REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치

리포트 | 5페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
Basic Gates

실험1. Basic Gates1. 실험의 목표 :(1) 기본적인 logic gates(AND, OR, NOT, NOR, XOR)에 대하여 이해한다.(2) 이러한 logic ... gates로 구성한 logic 회로를 통해서 Boolean equation 과 Demorgan 의 이론에 대해서 안다.2. 이론(1) basic gates 종류와 구성gate 종류구성 ... 의 logic diagram을 그려라.gatelogic diaramOR gateNAND gateNOR gate(2) 실험 (3)의 logic diagram에서 출력 x, y, z에 대한

리포트 | 10페이지 | 1,000원 | 등록일 2010.12.20

다운로드 장바구니
아주대 논리회로실험 실험3 결과보고서

: 박성진 교수님분 반: 수 8.5~11.5학 번: 200820126성 명: 안효중< Chap.3 결과보고서 >[1] 실험 의의Logic gate를 이용해 반가산기, 전가산기, 반감산기 ... REPORT(Chap.3 결과보고서)전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 ... 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.9.28과목명: 논리회로실험교수명

리포트 | 7페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
(전실결과)Digital_Circuit(2011)

Circuit을 실제 소자를 사용하여 회로로 구현할 수 있는 능력을 기른다.Labview에서 DAQ 장비의 사용법을 알고 숙지한다.실험결과실험 1 : Digital Gate의 회로 구현 ... 과 LED를 통한 동작확인.Digital Gate의 Labview에 구현한 모습(AND,OR,EX-OR 동일)00 일 때 스위치01 일 때 스위치각 스위치에 DAQ를 연결10 일 때 ... 스위치11 일 때 스위치OR Gate(7432) – HD74H32P 칩으로 회로를 구현하여 Labview로 입력을 주고 각 신호일 때 어떻게 동작하는지 LED를 통해서 알아보

리포트 | 4페이지 | 4,000원 | 등록일 2012.03.21 | 수정일 2015.09.04

다운로드 장바구니
디지털 공학 및 실습 예비레포트(5주차)

디지털 공학 및 실습 예비레포트(5주차)1. 실험 제목 : 부울대수2. 실험 목표 : NOT, AND, OR Gate를 이용하여 NAND를 구성하여 회로이해도를 높인다.3. 실험 ... 기기 및 부품- Logic Lab Unit(ED 1006)- 회로시험기- IC 7400(Quad 2-input NAND)- IC 7402(Quad 2-input NOR)- IC

리포트 | 5페이지 | 1,000원 | 등록일 2013.06.09

다운로드 장바구니
전전자 예비(Logi Gate, Boole, De Morgan)

REPORT- Logic Gate, Boole, De Morgan -1. Logic Gate논리 게이트는 디지털 회로를 만드는데 있어 가장 기본적인 요소이다. 대부분의 논리

리포트 | 4페이지 | 1,000원 | 등록일 2011.10.11

다운로드 장바구니
arithmetic circuit design(예비)

Pre - Report1. ObjectiveUnderstand the expression of negative binary number and 4-bit adder/s ... Logic Unit) verilog code capable of 4-bit logic and arithmetic calculation. Then verify this with s ... highest 2 bits connected to XOR gates.③ 4-bit Adder / SubtracterThe following figure shows full adder

리포트 | 11페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니
디지털공학 예비레포트

정보제어기초실험광운 대학교정보제어기초실험[ Chapter1 예비리포트 ]과목명 : 정보제어기초실험학 과 : 정보제어학과학 번 : 2006730211조 : 3조이 름 : 노승민제출 ... 일 : 2010 . 9 . 5교수명 : 임 화 영 교수님예비리포트1.ASIC범용 IC(Standard Integrated Circuit)는 우리가 필요에 따라 쉽게 구 할 수 있 ... 적회로 (Full-Custom IC)와 반주문형 집적회로(Semi-Custom IC)로 구분되고, 반주문형 집적회로는 게이트 어레이(Gate Array)와 스탠다드 셀

리포트 | 5페이지 | 1,000원 | 등록일 2010.11.07

다운로드 장바구니
결과01_Basic Gates

은 단지 이론에 불과할 뿐이고 실험을 하고 결과 보고서를 쓰면서 비로소 그 의미를 깨달았다.이번 실험을 통해서 기본적인 logic gate(AND, OR, NOT, NAND ... REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치 ... 한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.13 (월)과목명: 논리회로실험조교명: 유창승분 반: 월F학

리포트 | 5페이지 | 3,000원 | 등록일 2010.10.19

다운로드 장바구니
판매자 표지

[FPGA설계] FPGA와 CPLD

logic을 구현하기 위한 Flip-Flop으로 구성되어 있는데 이중에 하나만 사용해도 리포트 파일에는 LE가 사용된 것으로 나타나기 때문이다.Altera에서는 자일링스의 slice ... FPGA와 CPLD1. FPGA(1) FPGA란?FPGA(field programmable gate array, 현장 프로그래머블 게이트 어레이)은 프로그래머블 논리요소 ... logic blocks) 어레이와 라우팅 채널로 구성된다. 다중 I/O 패드는 한행의 높이나 한열의 너비에 적합할지도 모른다. 일반적으로 모든 라우팅 채널은 동일한 (전선수) 폭을 가지

리포트 | 6페이지 | 1,500원 | 등록일 2012.06.18

다운로드 장바구니
예비04_Multiplexer Demultiplexer

에 대해 설명하시오.· 74HC13874HC138의 Logic diagram을 보면 enable이 NOR gate로 묶여 있고 G1에만 NOT gate가 있어 G1에 high G2 ... 하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.10.04 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... voltage 상태로 나타나는 것을 active high 신호라고 한다. active high 신호를 사용하는 논리회로는 positive logic 회로라고 한다.위 에서는 스위치가 Off

리포트 | 5페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
예비보고서-Exp 1. Combinational Logic Design,Flip-Flop, and Counter.hwp

-requisite[Combinational Logic]- Pre-report -A. How are Boolean functions simplified through K-map ... Exp 1. Combinational Logic Design,Flip-Flop, and Counter1. Objectives- Understand the operation of ... combinational logic circuits- Understand how to simplify the Boolean function using Karnaugh map

리포트 | 10페이지 | 2,000원 | 등록일 2010.10.11

다운로드 장바구니
FPGA에 대해서

1. FPGA란?FPGA(field programmable gate array, 현장 프로그래머블 게이트 어레이)은 프로그래머블 논리요소와 프로그래밍가능 내부선이 포함된 반도체 ... 논리 소자 (CPLD)는 비슷한 역할을 할 수 있는 소자이다.2. 구]조일반적인 기본 구조는 컨피규어블 논리 블록 (configurable logic blocks) 어레이 ... 하는 파라미터1) 리소스현재 알테라나 자일링스에서 출시되고 있는 FPGA는 이전의 단순한 Logic Element(Altera용어)나 Slice(Xilinx용어)외에 dedicated

리포트 | 5페이지 | 1,000원 | 등록일 2011.03.20

다운로드 장바구니
아주대논리회로실험 1장.basic gates 결과(문답+빵판+고찰)

:1실험9. 예비 16조 허성인실험7장 결과 16조실험 1. Basic Gates실험1. 3-input AND gate.3-input AND gate의 logic diagram ... this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험교수명:분 반:조 :학 번:성 명 ... 았다. 아무리 그렇게해도 빵판과 사진이랑 직접적인 비교는 어렵다 하지만 소자만 두 개 썼을뿐 실제 동작과 배선상태는 동일하다.7404를 1개 사용하여 3-input AND gate를 구성

리포트 | 11페이지 | 1,500원 | 등록일 2011.12.21

다운로드 장바구니
예비보고서-Exp 10. Co-emulation Optimization IDCT

, should be synthesized into lower-level, i.e., gate-level in ASIC or logic fabric in FPGA. In this ... . Pre-Report1) Synthesize your IDCT design, and if it isn’t synthesizable investigate why and suggest ... 다.)Area ReportSpeed Report위의 그림과 같이,Number of Slices : 385 out of 20480 1%Clock period : 4.434ns

리포트 | 7페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
예비07_Decoder&Encoder

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.11.01 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 출력을 변환시키는 것이 필요하다.이처럼 2진수를 십진수로 변환하는 것을 디코딩이라 한다. 이러한 변환은 카운터의 카운트 상태를 AND gate에 입력하여 이루어진다. 예로서 그림 ... 1에 나타난 2단 2진 카운터는 4진 카운터이며 4개의 카운트 상태를 갖는다. 네 가지의 상태를 디코딩하기 위해서는 2입력 AND gate 4개 필요하다.K단 2진 카운터의 카운트

리포트 | 6페이지 | 3,000원 | 등록일 2010.11.10

다운로드 장바구니
디지털실험레포트_Boolean algebra와1-of-4 decorder에 관한 레포트

Digital System Design LAB. Result REPORT실험 목차1. Boolean algebra - Fundamental operation2. Boolean ... algebra - Theorems3. 1-of-4 decorderLAB CLASS DATE : 9/24REPORT SUBMISSION DATE : 10/11. 실험목표1) 주어진 ... .13800114.5194.48911000.1190.13801014.5194.48911100.1190.13801114.5194.4891[Fig 3-1]실험 결과 x와 y값의 logic

리포트 | 6페이지 | 1,000원 | 등록일 2009.07.31

다운로드 장바구니

이전10개 1 2 3 4 567 8 다음10개

파워링크

신청하기