"논리회로 및 실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 레포트 verilog 계산기 두더지 잡기 FPGA 사칙연산 논리 디지털공학실험 7 세그먼트 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 및 실험" 검색결과 121-140 / 3,399건

(2021 최신) 회로실험 레포트 RL과 RC회로(교류 회로)

년도-학기2021 년 2학기과목명회로이론응용및실험LAB번호실험 제목6RL과 RC회로(교류 회로)실험 일자2021 년 10 월 13 일제출자 이름제출자 학번팀원 이름Chapter ... 의 과도현상)과도상태가 나타나지 않는 R의 값정저항 회로의 정저항 조건Chapter 2. 실험 결과(Experimental Results)표 SEQ 표 \* ARABIC 1 (a ... 이 차이가 크게 발생하였다.오차가 30%에서 크게는 80%까지 발생하였다.오차가 발생한 원인은 무엇일까?회로를 구성하는 부분에서 실수가 있었던 것 같다.그리고 실험 (2) 에서 위상

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2021.10.27

다운로드 장바구니
(2021 최신) 회로실험 레포트 RLC회로의 과도 상태 특성

년도-학기2021 년 2학기과목명회로이론응용및실험LAB번호실험 제목4RLC회로의 과도 상태 특성실험 일자2021 년 9 월 28 일제출자 이름제출자 학번팀원 이름Chapter 1 ... 다. RLC 회로는 발진 회로와 같은 많은 응용 프로그램이 있다. 라디오 수신기 및 텔레비전 수상기 설정으로 주변의 좁은 주파수 범위를 선택하기 위해 RLC회로를 사용한다. 이 회로는 종종 ... ( ). 그러면 고유응답은의 형태가 된다. 그림 5(c)에 이를 스케치하였다.그림 5. RLC 회로의 응답또한 이를 표로 정리해보면 다음과 같다.Chapter 3. 결론 및

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2021.10.27

다운로드 장바구니
판매자 표지

5주차 결과 보고서 19장 논리회로 응용 및 Karnaugh Map (1)

19장 논리회로 응용 및 Karnaugh Map 실험 보고서논리식의 간략화 및 논리회로 구성 실험F= {bar{X}} {bar{Y}} {bar{Z}} + {bar{X}} YZ ... 하여 논리 회로를 설계하시오.19장 논리회로 응용 및 Karnaugh Map 실험 보고서실 험 일학 과학 번성 명b) 실험을 위하여 주어진 수식 (8)을 그림 19.10~19.12 ... 의 TTL IC를 이용하여 연결 도면을 설계하시오.(X=1 Y=1 Z=1)(X=1 Y=1 Z=0)19장 논리회로 응용 및 Karnaugh Map 실험 보고서실 험 일학 과학 번성 명회

리포트 | 7페이지 | 2,000원 | 등록일 2023.03.14

다운로드 장바구니
판매자 표지

[A+결과보고서] 실습 10. 7-segment / Decoder 회로 설계

아날로그 및 디지털 회로 설계 실습-실습 10 결과보고서-7-segment/Decoder 회로 설계학 과 :담당 교수님 :제출일 :조/ 학번 / 이름 :10-4. 설계 실습 내용 ... 며 스위치가 on 될 때, 해당 입력의 논리 값이 1, off 일 때, 해당 입력의 논리 값이 0이 되도록 설정하였다. A,B,C,D 스위치 값을 변화시키며 실험을 진행하였고 결과 ... 었다고 생각하는가? 잘 되었다면 그 근거는 무엇이며 잘 안되었다면 그 이유는 무엇인지 기술하라.전체적으로 실험이 잘 이루어졌다고 생각한다. 예비보고서에서 작성했던 회로대로 실험을 진행

리포트 | 12페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 1

디지털회로실험및설계 예비 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① D 플립플롭의 회로 구성 ... 및 결과?JK Flip-Flop 실험실험1) 다음 회로도를 구성하고, 표를 완성하시오.실험1 회로도실험1 시뮬레이션실험2) 다음 회로도를 구성하고, 표를 완성하시오.실험2 회 ... 과 동작을 실험한다.② JK 플립플롭의 회로 구성과 동작을 실험한다.③ T 플립플롭의 회로 구성과 동작을 실험한다.2. 관련이론?D 플립플롭- 플립플롭(Flip Flop)은 전원

리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

다운로드 장바구니
판매자 표지

교류및전자회로실험 실험1_아두이노 복습 결과보고서

교류및전자회로실험결과레포트담당교수:학과:학번:이름:목차실험 명2실험 개요2실험 결과2결과 보고서7실험 고찰12실험명실험 1. 아두이노 복습2. 실험 개요실험은 2-1 학기 ‘전기 ... 및디지털회로실험’에 이어서 진행하는 것으로, 효과적인 실험 진행을 위해 아두이노 활용에 핵심적인 내용을 먼저 복습한다3. 실험 결과- 예제 코드 실행(1) 아두이노 보드와 주변 ... 한다.(10) 컴파일 및 업로드한 후, 스위치를 눌렀다 떼며 그 결과를 확인한다.스위치 0 - OFF스위치 1- ON- 디지털 OUTPUT(WRITE)(11) [그림 10]의 회로

리포트 | 12페이지 | 1,000원 | 등록일 2024.08.17

다운로드 장바구니
판매자 표지

Verilog 언어를 이용한 Sequential Logic 설계_예비레포트

을 익힌다.3. 실험 장비1) Digilent Nexys4 FPGA Board2) Vivado Design Suite 2014.44. 관련 이론1) FPGAFPGA는 설계 가능 논리 ... 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 ... 다.[1]2) Hardware Description Language (HDL)IEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어

리포트 | 6페이지 | 1,500원 | 등록일 2025.09.17

다운로드 장바구니
광운대학교 전기공학실험 실험3. 부울대수와 논리조합 예비레포트 [참고용]

1. 실험 명부울대수와 논리조합2. 실험 개요부울대수의 기본 공리와 정리를 이해하고 논리회로로 표현하여 간단화하는 방법을 익힌다. 이때 드모르강의 정리를 이해하고 부울대수에 활용 ... 하는 방법을 숙달한다. 또한 논리조합의 기초를 익히고 대체기호 및 그 의미를 숙지하여 게이트간의 치환을 가능캐한다. 최종적으로 기본 게이트들 간의 상관관계를 이해, 숙지한다.3 ... 가능한 형식그림 11 게이트간의 정-부 논리 관계3-5. 입출력 회로 구성3-5-1. 예시: 두 스위치가 동시에 닫힐 때 LED가 꺼지고 다른 경우는 켜지는 회로를 구성해야 할 때

리포트 | 11페이지 | 1,500원 | 등록일 2024.01.01

다운로드 장바구니
판매자 표지

연세대학교 대학원 전기전자공학부 학업계획서

광 셀을 병렬로 연결해 효율을 높이는 과정을 스스로 실험했습니다. 이때 처음으로 전자회로의 논리성과 창의성이 동시에 요구된다는 사실을 느꼈고, 전기전자공학의 매력에 깊이 빠져들 ... 발전이 사회에 미치는 영향에 대한 시각을 넓히고, 공학자의 사회적 책임의식도 함께 함양하고자 합니다.2학년 이후에는 전자회로, 신호 및 시스템, 반도체소자, 디지털 논리회로 등 전공 ... 었습니다.고등학교에 진학한 이후에는 물리Ⅱ와 정보과목을 집중적으로 학습하며 회로의 전류 흐름, 저항의 변화, 논리회로의 연산 구조를 분석하는 데 흥미를 느꼈습니다. 아두이노를 활용

자기소개서 | 3페이지 | 3,000원 | 등록일 2025.10.13

다운로드 장바구니
5주차 예비 보고서 19장 논리회로 응용 및 Karnaugh Map (1)

19장 논리회로 응용 및 카르노 맵실 험 일2021.04.09.학 과전기정보공학과학 번성 명1. 왜 이 실험을 하는가?1. 조합논리회로의 이해2. 논리적 진리표가 동일한 회로 ... 의 간략화 능력 증진3. 카르노 맵 작성법 및 이를 이용한 간략화 방법의 이해4. 동일한 부울 대수식에 대하여 이론적 진리표와 간략화 된 논리 회로의 실험적 진리표를 검증하여 조합논리 ... 작동하여 간단한 수기 및 통찰력에 도움을 준다.19장 논리회로 응용 및 카르노 맵실 험 일학 과학 번성 명최창규 등 7명, [전기전자기초실험](2013) 252p~260p

리포트 | 2페이지 | 2,000원 | 등록일 2023.02.24 | 수정일 2023.03.14

다운로드 장바구니
판매자 표지

시프트 레지스터 카운터_예비레포트

) Verilog HDLIEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용 ... 4주차 예비레포트1. 실험 제목시프트 레지스터 카운터2. 실험 목적1) Hardware description language(HDL)을 이해하고 그 사용법을 익힌다.2 ... ) Field FPGA board의 용도 및 기능을 파악하고 설계한 digital IC를 검증하는 방법을 익힌다.3) 시프트 레지스터의 기본 원리를 이해하고 FPGA에 구현3. 관련 이론1

리포트 | 7페이지 | 1,500원 | 등록일 2025.09.17

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 1

디지털회로실험및설계 예비 보고서 #2( 부울대수와 카르노맵, RS Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① 부울 대수로 논리식을 간소화하고, 실험 ... 한다.⑤ RS 플립플롭의 회로 구성과 동작을 실험한다.2. 관련이론? 부울 대수- 부울 대수(Boolean Algebra)는 영국의 수학자 조지 부울이 19세기 중반에 고안한 논리 수 ... 다.4. PSpice 시뮬레이션 회로도 및 결과- 부울대수와 카르노맵 실험ABCXY0*************00110010000101111101111111- RS Flip-Flop

리포트 | 10페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
아날로그 및 디지털 회로 설계실습 결과보고서7

소자를 가지고 다른 논리 게이트 회로를 구성하는 실험을 진행했다. 관찰한 값으로 진리표를 작성하여 비교했다. (A) AND, OR, NOT 게이트를 사용하여 NAND, NOR ... 1. 서론논리 게이트 소자를 이용하여 여러 논리 게이트 회로를 구성하고 예상한 진리표와 결과가 맞는지 확인하는 실습을 진행했다. 또한 시간 딜레이를 측정하여2. 설계 실습 내용 ... 및 분석2.1 설계한 논리게이트 구현 및 동작(A) Low(0) 값, High(1) 값, Vcc를 각각 0V, 5V, 5V로 설정한다. AND, OR, NOT 게이트를 사용

리포트 | 13페이지 | 1,000원 | 등록일 2024.07.05

다운로드 장바구니
판매자 표지

[A+, 에리카] [A+] 2021-1학기 논리설계및실험 Decoder, Encoder 실험결과보고서

Chapter 1. 실험 목적Decoder와 Encoder를 이해하고, 2x4 decoder, 4x2 encoder, 3x8 decoder를 논리회로로 설계할 수 있 ... 다.Chapter 2. 관련 이론ü CodeCode는 부호로, 정보를 특정한 형태로 표현하는 규칙을 의미한다.대부분의 논리회로는 2개 값의 신호를 받아들이기 때문에, 10진수는 2진수의 항 ... 다. 아래 행들도 마찬가지로 비교해보면 a와 b의 십진수의 값이 d 옆의 숫자와 같은 10진수로 표현될 때, 1이 됨을 알 수 있다.- and게이트와 not 게이트를 이용하여 논리회로

리포트 | 8페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
판매자 표지

multiplexer 가산-감산 예비보고서(고찰포함)A+

회로의 합성도 가능하다.멀티플렉서를 이용한 논리 회로Y=A⨁B = ĀB+AḆ의 논리식을 의 멀티플렉서로 구성하는 경우는 위의 식에서 S=0 , D0=0, D1=1, D2=1,D3 ... =0로 하면로 구성된다.함수발생기논리회로에서는 A,B,C세 개의 입력변수가 주어지면 8개의 논리함수를 만들 수 있다. 이렇게 만들어진 8개의 함수를 8-입력 multiplexer ... Decodern비트의 이진 코드를 최대 2n가지의 정보로 바꿔주는 조합 논리회로 이다.3X8 디코더는 3비트의 입력,C,B,A와 8비트의 출력 Y로 이루어지며, 3개의 입력들의 조합으로 8

리포트 | 6페이지 | 2,000원 | 등록일 2024.04.19 | 수정일 2024.04.21

다운로드 장바구니
숙명여자대학교 전자공학과 학업계획서

었습니다.중학교 때 과학부 활동을 하며 전자회로 실험을 처음 접했습니다. LED를 켜는 간단한 회로였지만, 전류의 흐름을 눈으로 확인하는 순간 전자의 세계가 현실과 이어져 있 ... 결과를 만드는 구조적인 사고가 저와 잘 맞았다고 느꼈습니다.고등학교에서는 과학탐구실험대회를 준비하며 직접 회로를 설계하는 경험을 했습니다. 당시 ‘태양광을 이용한 자동 환기 ... 했지만, 오실로스코프를 통해 파형을 확인하고 저항값을 조정하면서 문제를 해결했습니다. 그때 느꼈던 성취감은 잊을 수 없습니다. 논리적 사고와 실험적 검증을 통해 정확한 결과를 얻어내는 과정이 저

Non-Ai HUMAN
| 자기소개서 | 6페이지 | 3,000원 | 등록일 2025.10.20

다운로드 장바구니
판매자 표지

A+받은 기초논리회로 예비보고서 PSPICE

1. 실험목적AND 및 OR 의 기초 논리 함수를 다이오드-저항의 논리 회로로 구현한다.2. 실험 이론논리 함수를 디지털 전자 회로로 구현하는 경우, 높은 전압을 “1” 상태 ... 를 조합하여 논리 회로를 구성할 수 있다.(1) 다이오드의 동작논리 회로에 다이오드를 사용할 경우, 다이오드는 단방향성 스위치로서 동작한다.그림 1 다이오드의 스위치 동작즉, 순 ... 다.   ∙ 그림 2 2입력 AND 회로의 진리표 및 기호아래의 그림 3은 두 개의 다이오드를 사용한 2입력 AND 게이트를 나타낸다. 위 그림 2의 진리표를 이용하여 아래 회로의 동작을 확인해보자.

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2022.12.28

다운로드 장바구니
논리 게이트, 부울의 법칙 및 드모르간의 정리 예비레포트

논리 게이트, 부울의 법칙 및 드모르간의 정리예비레포트1. 실험 제목1) 논리 게이트 – 12) 논리 게이트 – 23) 부울의 법칙 및 드모르간의 정리2. 실험 목표1) 논리 ... 게이트 – 1(1) 실험을 통한 NAND, NOR 및 인버터 게이트의 진리표 작성(2) NAND와 NOR 게이트를 이용한 다른 기본 논리 게이트의 구성(3) ANSI/IEEE 표준 ... 91-1984 논리 기호의 사용2) 논리 게이트 – 2(1) 실험을 통한 OR 및 XOR의 진리표 작성(2) 펄스 파형을 이용한 OR 및 XOR 논리 게이트의 테스트(3) OR 및

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2022.08.26 | 수정일 2022.08.29

다운로드 장바구니
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트 [참고용]

1. 실험 명논리조합회로의 설계2. 실험 개요논리게이트 조합을 통해 보다 복잡한 논리적 함수관계를 구하는 연습을 진행하며, 이를 통해 논리함수를 효율적으로 단순화 시킨다. 이 ... 를 위한 방법인 K-map을 응용하는 방법을 배우고, don’t care 조건일 때를 다룬다. 또한 조합논리회로 설계를 직접 해보며 가산기의 회로를 구현하고 반가산기와 전가산기의 기본 ... 동작을 이해함으로써 논리회로 조작능력을 함양한다.3. 이론 조사3-1. 논리회로의 단순화3-1-1. 논리게이트의 조합: 기본적으로 논리게이트 요소의 결합은 어떠한 논리적 함수관계

리포트 | 12페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
판매자 표지

Asynchronous Counter, Design of Synchronous Counters_예비레포트

적으로 첫 번째(LSB) 플립플롭에만 클록 펄스에 동기되며, 각 플립플롭을 통과할 때마다 지연시간이 누적되는 단점이 있다. 그러나 동작 및 논리회로 구성이 단순하고 구현이 용이 ... Synchronous Counters1) 임의 시퀀스의 16-상태 동기 카운터 설계2) 카운터의 구성 및 검사 그리고 카운터의 상태 다이어그램 작성3. 실험 장비1) 7400 ... 다. [1]2) 7474 dual D 플립-플롭데이터 입력 D 및 클록 입력 T의 2단자와, 출력의 2단자를 가지고 있는 그림과 같은 플립플롭 회로이다. 그 동작은 입력 D에 “1

리포트 | 7페이지 | 1,500원 | 등록일 2025.09.17

다운로드 장바구니

이전10개 2 3 4 5 678 9 10 11 다음10개

파워링크

신청하기