"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 1,341-1,360 / 4,739건

중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 9차예비보고서-4-bit Adder 회로 설계

1. 실험 목적조합논리회로의 설계한다. 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를2. 준비물 저항 (330Ω, 1/2W, 5%) : 10 개

리포트 | 5페이지 | 1,000원 | 등록일 2021.10.06

다운로드 장바구니
아날로그및디지털회로설계실습9(4-bit Adder 회로 설계)-결과보고서

설계실습 9. 4-bit adder 회로 설계요약논리회로의 기본적인 디지털 회로라고 할 수 있는 전가산기 회로에 대해 실험을 하였다. 전가산기 회로는 피가수, 가수, 자리올림수의 ... 3가지 입력과 합, 자리올림수의 2가지 출력으로 이루어져있다. 우리 실험에서는 XOR Gate를 사용하여 전가산기 회로를 구성하였고 입력을 담당하는 스위치에는 5 V의 전압을 걸 ... 인 점을 알 수 있었다.3. 결론 및 검토사항9-5-1 본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함하여 요약한다.→ 논리회로의 기초적인 디지털 회로인 전가산기

리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
vhid 전가산기 이용 설계 보고서

, Cout = 1A, B, Cin 모두 1이면 S = 1, Cout = 1전가산기 설계 과정을 통해 조합논리회로를 Verilog로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통 ... 해서는 case 형식을 배울 수 있다.실습내용실습 결과논리식1. 전가산기 연산은 다음 식과 같다. 이 식은 X, Y, Cin 3비트에 대해 산술 덧셈을 실행하는 조합논리회로이다. 이 ... 함수로 표현할 수 있다.S와 C의 부울함수전가산기 진리표,논리도를 통한 코딩wire : 회로에서 물리적인 연결선을 나타냄, 게이트 또는 module을 연결reg : 할당받은 값

리포트 | 6페이지 | 1,500원 | 등록일 2020.12.11

다운로드 장바구니
판매자 표지

서울교통공사(Seoul Metro) 차량일반 자기소개서

을 바탕으로 안전을 최우선하는 태도를 갖추고 있습니다.대학교 재학 시절 전기기기 실험 수업에서 팀원들과 함께 회로를 구성하고 시험하는 과정에서 안전사고가 발생할 뻔한 경험이 있 ... 하며 회로 이론, 전력 시스템, 기계 요소 설계 등의 과목을 이수하였습니다. 특히, 전동차의 구동 원리를 깊이 이해하기 위해 전기기기와 전력전자 수업에서 실습을 진행하였고, 실험을 통해 ... 었습니다. 당시 실험 기기의 접지가 올바르게 설정되지 않아 감전 위험이 있었고, 저는 이를 사전에 발견하여 즉시 교수님과 조교에게 알렸습니다. 이후 팀원들과 함께 안전 점검 목록을 만들

자기소개서 | 3페이지 | 3,000원 | 등록일 2025.01.14

다운로드 장바구니
Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 7segment(fnd)

Unit)산술 논리 장치(arithmetic logic unit)는 두 숫자의 덧셈, 뺄셈 같은 산술연산과 배타적 논리합, 논리곱, 논리합 같은 논리연산을 계산하는 디지털 회로이 ... 다. 산술논리장치는 컴퓨터 중앙처리장치의 기본 설계 블록이다. 많은 종류의 전자 회로는 어떤 형태의 산술연산을 계산하는 데 필요한데, 심지어 디지털 시계에 있는 작은 회로 ... 조차도 현재 시간에 1을 더하고, 언제 알람을 울려야 하는지를 검사하는 작은 산술논리장치를 지녔다.다음 그림은 오른쪽 표에 따라 작동하는 ALU 회로의 구성이다. ALU는 여러 직접회로

리포트 | 5페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니
판매자 표지

한화시스템 방산 자기소개서+면접질문 [취업 완벽대비]

, 디지털신호처리 등의 과목들을 통해 전공에 대한 기본적인 지식을 쌓았습니다. 그 외에도 전기회로실험, 디지털시스템실험, 전자회로실험, 종합설계 등의 실습과목을 통해 배운 지식을 응용 ... 하여 콤보 보드에 탑재된 FPGA와 다양한 입출력 장치에 베릴로그 코딩을 통해 이를 구현하는 것이었습니다. 가장 어려웠던 점은 7세그먼트, 플립플롭, 디코더, 레지스터 등의 논리회로 ... 노력했던 준비사항과 직무를 잘 수행 할 수 있는 본인의 전공/직무 경험, 역량 등에 대하여 구체적으로 작성해주세요.대학교에서 전기전자공학을 전공하며 수강한 전기회로, 전자공학

자기소개서 | 4페이지 | 3,000원 | 등록일 2021.02.02

다운로드 장바구니
가산기와감산기

-Bn-Kn-1을 계산하는 조합논리 회로이다2진 병렬가산기전가산기 여러 개를 병렬로 연결하여 2비트 이상인 가산기를 만들 수 있는데, 이를 병렬가산기라 한다.실험1실험부품:7408 ... 8.가산기와 감산기반가산기한자리 2진수 2개를 입력하여 합과 캐리를 계산하는 덧셈회로전가산기2진수 입력 2개와 아랫자리 캐리까지 포함하여 한자리 2진수 3개를 더하는 조합논리회로 ... 이다.반감산기한비트의 2진수 A에서 B를 빼는 것으로 차와 빌림수를 계산하는 뺄셈회로이다.전감산기두 2진수 입력 An과 Bn과 아랫든으로 빌려주는 빌림수 Kn-1을 포함하여 An

리포트 | 6페이지 | 1,000원 | 등록일 2021.05.25

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 6주차

로) 를 설계해보는 실험이다. 순차 조합 회로 중에서도 LATCH, D FlipFlop, J-K FlipFlop, S-R FlipFlop 등의 지식을 이용해서 데이터 전송회로, 직렬입력 ... 1 -> 0 -> 0-> 1 순으로 입력4. 결론 및 고찰이번 실험은 이제까지 했던 Combinational Logic Design (논리 조합회로) 과는 다른 Sequential ... Logic Design (순차 조합회로) 를 설계해보는 실험이다. 순차 조합 회로 중에서도 LATCH, D FlipFlop, J-K FlipFlop, S-R FlipFlop 등

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
판매자 표지

(A+) 마이크로프로세서응용 ATmega128 Polling 방식과 Interrupt 방식 보고서

② : 입출력 라인 상태 불안정- 원인③ : 접촉 불량- 원인④ : 노이즈와 간섭? Pull-Up, Pull-Down 개념? Pull-Up- 개념 : 디지털 논리 회로에서, 입력 ... ’으로 당기는 방식으로 동작한다.? Pull-Down- 개념 : 디지털 논리 회로에서, 입력 핀을 논리적으로 ‘0’ 상태로 유지하기 위해 사용되는 전기적인 장치 또는 저항.- 동작 ... 마이크로프로세서응용 결과 보고서 #3 (4주차 실험 결과)( Floating 현상과 Pull-Up, Pull-Down의 개념 이해 )(Chattering 현상과 방지 방법 이해

리포트 | 16페이지 | 3,000원 | 등록일 2024.11.04

다운로드 장바구니
판매자 표지

부산과학고등학교 자소서

력 비교 실험을 이미 예행했습니다.수학: ‘카이스트 온라인 수리논술반’과 함께 논리 강화 훈련을 수행 중이며, 고교 진학 이후에는 학교 수리논술반에 참여하여 논리·수식·그래프 통합 ... 스케일의 융합탐구’로 확장되어야 한다는 사명감이 생겼습니다.입학 후 학업계획교과 심화 + 자율연구 연계물리: ‘전자기장 기반 풍력 발전 실험’을 수행하기 위해 입학 전 물리 경시 ... : 실험 데이터를 직접 다루기 위해 피벗테이블, 매크로를 대회 수준으로 연습하며 '정확성과 효율성'을 체득 중입니다.창의 융합캡스톤·동아리“해양 부유식 태양광 + 풍력 하이브리드

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.07.10

다운로드 장바구니
실습 7. 논리함수와 게이트 예비보고서

실습 7. 논리함수와 게이트7-1. 실습목적여러 종류의 게이트의 기능을 측정하여 실험적으로 이해한다.7-2. 실습 준비물부품스위치 : 2개AND gate 74HC08 : 2개OR ... 의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 케이트로 XNOR의 회로도를 설계한다.차례대로 NAND, NOR ... 수 있다.(B) AND 게이트와 OR 게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계

리포트 | 5페이지 | 2,000원 | 등록일 2022.09.19

다운로드 장바구니
2023상반기 LG전자 합격 자소서

) 아날로그 회로실험 A+브레드보드에 R, L, C 소자 및 MOSFET, BJT를 이용해 필터회로와 증폭기를 설계 하고 오실로스코프로 회로 동작을 테스트했습니다. 각 소자의 동작원리 ... 는 회로 검증 시 나타나는 각종 이슈를 찾아 해결하는 엔지니어 업무에 꼭 필요하다고 생각합니다.3) 디지털 회로실험 A0설계도에 따라 Verilog를 이용해 4비트 계산기를 설계 ... 의 송수신 신호를 고려해 최적의 회로를 구현하는 업무에 연관된다고 생각합니다.4) 기초전자전기실험 A+각종 플리플랍, 카운터 등을 설계하며 논리소자 동작에 대한 기초를 다졌습니다. 이

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.07.12

다운로드 장바구니
디지털회로실험 가산기 결과보고서

의 부족으로 인해 마지막 실험은 하지 못했다. 반가산기는 2진수의 덧셈을 수행하는 논리회로이다. 입력자리 carry가 0이기 때문에 입력이 둘 다 1 (5V)인 경우에만 carry ... 실험결과보고서실험제목실험2. 가산기학과전자공학과학년2학번조성명1. 실험과정 5.1의 결과를 다음의 표에 작성하라.[반가산기 pin 연결도][반가산기 회로]A(V)B(V)S(V)C ... _{out} (V)00offoff50onoff05onoff55offon2. 실험과정 5.2의 결과를 다음의 표에 작성하라.[전가산기 pin 연결도][전가산기 회로]C _{i n

리포트 | 4페이지 | 1,500원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

[A+보고서] 회로실험 CMOS-TTL Interface 예비보고서

)의 약자로 트랜지스터와 트랜지스터를 조합한 논리회로이다. DTL(Diode-Trangistor Logic)의 다이오드 대신에 트랜지스터를 사용하고, 컴퓨터 제어에 가장 많이 사용 ... 다.- 양극형 논리소자의 한 종류로 논리소자는 입력 측에서 신호가 들어오면 어떤 조건에 따라 출력 측에서 신호가 나오도록 만들어진 회로이다. ECL(Emitter Coupled ... - 트랜지스터와 트랜지스터를 조합한 논리회로이다.- CMOS 반도체 집적 기술이 발달하기 전에 보편적으로 사용된 기술이다.- 형태: 74XXX형태이다.- TTL은 무조건 전원전압

리포트 | 6페이지 | 1,000원 | 등록일 2022.12.24 | 수정일 2024.07.21

다운로드 장바구니
현대케피코(제어기개발) 최종합격 자기소개서

할 수 있는 적응력을 갖추게 되었습니다.관심분야 및 희망업무관심 있는 분야는 제어기 개발 분야입니다. 전공 관련 하여 전자회로, 회로이론, 전기전자실험, 제어 등을 공부 ... 하였습니다. 또한 디지털 분야에서는 논리회로, 마이크로프로세서, 컴퓨터응용시스템 설계 등을 공부하면서 기본적인 logic gate, 순차 회로 등을 다루었고, 침입감지 시스템, 4 ... 하면서, R, L, C, op-amp, diode, transistor 등을 다루었고, 심전도 회로, 100단 증폭기, 감지 회로 등을 설계하면서 소자 응용 및 아날로그 회로에 대해 이해

자기소개서 | 2페이지 | 3,000원 | 등록일 2024.11.23

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 논리함수와게이트 예비

아날로그 및 디지털회로 설계 실습9주차 예비: 논리함수와 게이트전자전기공학부20160000 하대동고릴라1. XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트 ... 이다.피스파이스를 이용한 실험:회로시뮬레이션 설정위와 같이 시뮬레이션 설정을 마친다.V2 크기에 따른 출력 그래프V _{2}가 1(V)보다 작을 때는 출력이 HIGH였는데 1(V ... 를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR

리포트 | 8페이지 | 1,500원 | 등록일 2020.12.23

다운로드 장바구니
판매자 표지

D-latch,D-flip-flop,J-K-flip-flop 예비레포트

을 합친 플립플럽니다. 입력 JK가 논리 입력 00,01,10은 RS 플립플럽과 같고, JK=11 일 때, Q는 반전된다.5. 실험 방법-d flip-flop1. 회로를 구성한다.2 ... 되지만 조합논리회로와 달리 feedback이 존재한다.래치는 레벨 트리거에 의해서 동작한다. output은 clock이 켜져 있을 때 변하며 하나의 clock cycle 동안 그 ... 1. 실험 제목 [D-latch and D Flip-Flop J-K Flip-Flop]2. 실험 목적(1) D latch and D flip-flop-study to c

리포트 | 4페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 1.TTL - 예비+결과+성적인증 (서울시립대)

* 실험 목적1.TTL과 LED 소자를 이용한 논리회로를 이해할 수 있다.2.여러 논리회로(OR, XOR, AND, HA, FA)에 대한 설계와 실험을 할 수 있다.[2] fan

리포트 | 16페이지 | 무료 | 등록일 2021.07.10 | 수정일 2021.09.27

다운로드 장바구니
판매자 표지

moore,mealy machine 예비레포트

1. 실험 제목 [Moore & Mealy machine]2. 관련 이론 및 회로F.S.M(finite state machine) 이란 컴퓨터 프로그램과 전자 논리 회로를 설계

리포트 | 4페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
판매자 표지

중앙대학교 아날로그및디지털회로 예비보고서6

차이 변화에 따른 Vout 전압의 평균값 특성을 확인한다.pspice로 설계한 회로는 다음과 같다. 회로의 논리 게이트를 지나며 출력 값이 약해질 수 있으므로, 입력 5V, 0V ... gate가 정상 동작하는 것을 확인할 수 있다.6-3-4 위상 고정 루프 설계그림 6-2의 회로를 Simulation tool (PSpice)로 설계한다. 이때 중요하다고 생각 ... 되는 단의 파형들을 관찰하고 제시한다. (예: 입력 파형, 위상 고정 루프의 기본 요소인 phase detector, loop filter, VCO 각 단의 출력 파형)설계한 회로는 아래

리포트 | 10페이지 | 2,000원 | 등록일 2024.08.06

다운로드 장바구니

이전10개 63 64 65 66 676869 70 71 72 다음10개

파워링크

신청하기