"논리회로도"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털 논리회로 논리회로 도어락 회로 래치와 플립플롭 FPGA 게임 plc 디지털공학개론 두더지 잡기 디지털집적회로

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로도" 검색결과 1,341-1,360 / 3,676건

컴활1급 필기(1과목 컴퓨터일반) Sno

, 최근 플래시 롬 저장으로 쉽게 변경 가능필드(파일 구성 단위) -> 레코드(자료 처리 단위) -> 파일(프로그램 구성 단위) -> 데이터 베이스디지털 컴퓨터(산술,논리/논리 회로 ... /정밀도↑/플밍o/기억o/범용) // 아날로그 컴퓨터(미·적분/증폭회로/정밀도↓/플밍x/기억x/특수목적)자료의 표현 방식- 문자 표현 코드1. BCD 코드 : 2개 Zone 비트, 4 ... 개색, 트랙폭 가장 좁음, 광기록) >>> DVD(적색, 대용량) >>> CD-ROM(적외선, 읽기만)표시장치 관련 용어- 픽셀(모니터 구성 최소단위) / 해상도(가로, 세로 픽셀

시험자료 | 10페이지 | 1,500원 | 등록일 2018.07.21

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 15장. 비동기식 카운터 예비레포트

논리회로실험 A반예비 레포트15장비동기식 카운터5조이름학번실험일15.06.02제출일15.06.021. 이 장의 실험 목적에 대하여 기술하시오.- 비동기식 카운터의 회로구조와 동작 ... 는 계수범위는 0~7이고 계수 값은 7,6,5,4,3,2,1,0,7…의 순서로 계수 값이 감소하는 카운터이다. 회로의 구성도를 왼쪽 그림에 나타내었다.업 카운터와 다른점은 Q1,Q2 ... 플립플롭에서 Q출력을 설계한 회로이다.그레이코드 카운터그레이코드 카운터란 동시에 하나의 비트만 변하지 않게 코드를 할당해서 디코드시의 스태틱 하자드 (단시간의 스파이크장의 잡음

리포트 | 4페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
논리회로실험 예비 8

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번 ... 하는 동작을 이해한다.2. 실험 이론① 카운터카운터라는 이름은 상태도(S1, S2, ...Sn)가 하나의 사이클을 포함하는 모든 순차회로에 일반적으로 사용된다. 가장 널리 이용 ... 로 각각 회로의 상태를 1과 0으로 만든다. Active_low입력이므로 0일 때 활성화된다. 단, 둘다 1로 비활성화 됐을 땐 Q와 Q’가 모두 1이 되어 안정화된 출력을 얻

리포트 | 10페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31

다운로드 장바구니
디지털실험 4예비 실험 4. 엔코더와 디코더 회로

한다면 반드시 정상적인 논리출력을 얻기 위해서는 인에이블 신호가 회로에 인가되어야 한다. 왼쪽 회로는 디코더 회로를 구성하고 그 결과를 나타는 회로도이다. 2개의 입력 A, B로 조합가능 ... 논리회로이다. n개의 입력변수를 가진 함수의 모든 최소항(2^n개)을 생성한다. 입력 변수에 따라 단 하나의 출력만이 1이 된다. 회로에 인에이블(enable)입력이 존재 ... 문자로 코드화하기도 하고, 기호나 숫자를 코드화 하는 것을 인코딩이라 한다.아래는 인코더의 회로도와 그 결과를 진리표로 나타는 것이다.D0D1D2D3B A10진수10000

리포트 | 6페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
논리회로실험 - 제 7장 3비트 updown counter로 binary와 gray 코드로 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 7담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 221 ... . IntroductionVDHL의 순차 논리 회로 설계에서 Mealy machine과 Moor machine을 이해하고 이를 3비트 up/down counter로 binary와 gray 코드 ... 로 설계한다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)FSMFSM이란 Finite state machine의 약자로 일정한 천이 가능한 상태 내에서만 동작하는 순차 논리

리포트 | 20페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
세계의역사, 4차 산업혁명과 관련된 10건 이상의 언론 기사들을 참조하여 4차 산업혁명에 대한 자신의 입장을 기술하되, 위의 <과제 작성시 지시사항>을 유념하시오.

% 정확도로 구분), 페이스북(사진 속 얼굴이 동일인임을 97.25%로 구분) 등이 있다. 인공지능은 ’What’은 알겠으나 ’How’는 알고 있는가와 관련해서, 컴퓨터 발명 이후 ... 50여 년 간 부단히 계속되는 신기술의 출현과 퇴조가 있었다. 여기서 말하는 신기술은 논리학, 최적화 이론, 확률적 모형, 탐색이론, 규칙기반시스템, 전문가시스템, 퍼지논리, 신경 ... 회로망, 유전자알고리즘, 카오스이론 등이 있다. 지능시스템 개발방법론은 첫째, 지식기반 방법론은 저장된 지식을 기반으로 의사결정을 하는 것이다.둘째, 데이터 기반 방법론은 데이터

방송통신대 | 13페이지 | 3,900원 | 등록일 2019.03.27 | 수정일 2020.12.28

다운로드 장바구니
실험02 MOSFET Digital Logic Gate(예비)

실험과 관련된 기초이론[NAND GATE][NOR GATE][MOSFET NAND Gate][MOSFET NOR Gate][CMOS NAND Gate]디지털 논리회로는 BJT ... 과 N 채널이 서로 반대로 동작하므로 전원전압과 접지사이에 기본적으로 흐르는 bleeding current가 거의 없어지므로 TTL 논리 소자에 비해 소비 전력이 적은 논리 회로 ... 에 노이즈 없이 이전의 출력을 할 수 있고, "0"에서 "1"로 변경했을 경우 역시 노이즈 없이 입력 신호를 출력할 수 있다.시모스 구조의 논리 회로는 전원 전압을 낮게 하면 소비

리포트 | 6페이지 | 1,000원 | 등록일 2014.12.11

다운로드 장바구니
순차회로 설계 예비보고서

과 목 : 논리회로설계실험과 제 명 : 순차회로 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 1논리회로설계 실험 ... NOR 게이트 2개로 구성된다.S-R latch 회로도 : NAND 게이트 구성S-R latch 회로도 : NOR 게이트 구성(2) Flip-Flop(F/F)- 클록 신호에 따라 ... 나 프린터 등에 이용한다.3. 실험 내용- 실험 1. JK F/F(1) 진리표 : Q+ = JQ' + K'Q(2) 특성표(3) 상태도(4) 논리 기호(5) Nor 게이트를 이용한 JK

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
완전한 ALU logic을 gate로 설계하라

표 4.8 (그림4-13)의 완전한 ALU logic을 gate로 설계하라. (Quartus로 그리기)산술 논리 시프트 장치(ALU logic)를 Gate로 그린 설계도Logic ... diagram (그림 4-10)4비트 산술회로 (그림 4-9)4X1 MUX (4-to-1 Multiplexer)선택 입력S_{ 1}과S_{ 0}에 의해 마이크로 연산이 선택 ... 되고, 출력측의 4X1 Multiplexer에 의해 산술 출력E_{ i}와 논리 출력H_{ i} 중에서 하나가 선택된다. Multiplexer의 다른 두 입력은 시프트 연산을 위해A_{ i1}과A_{ i2}에 연결되고S_3,S_2가 Multiplexer의 출력을 선택한다.

리포트 | 1페이지 | 1,000원 | 등록일 2015.01.27

다운로드 장바구니
논리회로실험. 실험6. Latch & Flip-Flop

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015.10.30과목명: 논리회로실험교수명: 최연익 교수님분 반: 금 ... 요일도와 실제 실험 회로 비교.- 예비보고서의 결선도에서Q,{bar{Q}}의 표시가 안되있는데 8번핀과 11번핀이 각각Q,{bar{Q}} 이다.- 인에이블 S-R 래치를 구성하기위해 ... (t-1)0110:Reset1011:Set1111XX0Q(t-1)실험2. 인에이블 D 래치1. 예비보고서의 결선도와 실제 실험회로 비교- 인에이블 D 래치는 첫 번째 실험 S-R래치

리포트 | 13페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
디지털회로실험 전자주사위 텀프로젝트 (회로도 및 설명, 사진 첨부)

에 다루고 있는 논리 회로에 대한 내용으로 적합하게 구성되어 있다. 디지털 회로를 구성하는 기본 소자 IC소자, 그리고 LED등을 이용하여 회로가 구성되어 있을 뿐 아니라, IC칩 ... 의 논리 gate를 이용하여 회로를 구현하였다.3. 전자주사위 제작 준비물전기인두, 납, 납 흡입기, 니퍼, 회로 연결용 전선,재료명규격 * 수량재료명규격 * 수량TTL IC74 ... 으로 변환시켜 신호를 보내고 받는데 사용되는 반도체 소자이다. LED는 저전압에서 구동할 수 있는 발광소자로 다른 발광체에 비해 수명이 길고 소비전력이 낮으며 응답속도가 빠르다.① 회로도

리포트 | 8페이지 | 2,000원 | 등록일 2015.01.27

다운로드 장바구니
논리회로실험. 실험8. 카운터(Counter)

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015.11.13과목명: 논리회로실험(결과보고서)교수명: 최연익 교수님 ... 분 반: 금요일 원천관 334호학 번:성 명:결과보고서실험8. 카운터(Counter)실험 과정실험1. 2단 2진 카운터 ? 비동기식1. 예비보고서 결선도와 실제 실험 회로 분석 ... 을 확인할 수 있다.실험2. 3진 카운터 ? 동기식1. 예비보고서 결선도와 실제 실험 회로 분석* 실험 1과 마찬가지로 결과값 확인을 위한 AND게이트 연결이 안되어 있다. 실제

리포트 | 11페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
D와 JK 플립플롭 실험 레포트(D and JK Flip-flop)

시키면서 논리검출기로Q}와bar {Q}의 논리상태를 확인하여 의 (a)에 기록한다.(2) 회로도 (a) 대신에 IC 7474를 써서 절차 (1)을 반복하여 의 (b)에 기록한다.(3 ... ) IC 7474를 이용해서 회로도 (b)를 구성하고 D를 와 같이 변화시키면서Q}와bar {Q}의 논리상태를 확인하여 (a)에 기록한다.(4) IC 7474와 IC 7404를 이용 ... }의 논리상태를 확인하여 에 기록한다.(6) IC 7400 2개와 IC 7404, IC 7410을 이용해서 회로도 (e)를 구성하고, J와 K를 와 같이 변화시키면서 논리펄스기로 CLK

리포트 | 7페이지 | 1,500원 | 등록일 2013.11.20

다운로드 장바구니
컴퓨터와 스마트폰 장치 설명

, 논리 연산장치와 제어장치, 그리고 임시 기억장치로 구성된다. ① 산술, 논리 연산장치는 산술연산과 논리연산을 수행하는 디지털 회로다. ② 제어장치는 프로그램에 따라 명령과 제어 ... 는 인치로 나타낸다. 해상도는 화면에서 가로와 세로로 각각 몇 개의 점(픽셀)을 나타낼 수 있는가를 의미한다. 실제 화면의 해상도는 모니터와 그래픽 카드에 의해서 결정된다. 그래픽 ... 인치 Full-HD 해상도를 지원하며 패널 형식은 Super AMOLED이다. 픽셀 배열은 다이아몬드 형태 RG-BG 펜타일 서브픽셀 방식을 사용한다. 후면 카메라, 전면 카메라

리포트 | 4페이지 | 1,000원 | 등록일 2017.05.29

다운로드 장바구니
디지털실험 8 결과 실험 8. CMOS-TLL interface

다. 실험 5의 회로에 뒷부분만 추가하면 만들어 진다.결과로 (1)번과 (4)번을 비교하기 위한 사진. 1이 NOR되서 0이되고 그 0이 다기 NOT되서 1이 되는 것을 보면 논리동작 ... 디지털 실험 결과보고서실험 8. CMOS-TLL interface실험 결과실험 1의 회로이다. CMOS NOR소자이다. 소자의 동작 범위를 보기 위한 실험이다.소자가 제대로 동작 ... 에서는 전압이 떨어져서 0으로 인식하지 않는다.3.9V를 입력했을 때이다. 0도 1도 아닌 결과 4.4V가 나왔다.계속 이상한 값이 나오다가 4.2V에서 결과가 0이 되었다. 이것

리포트 | 9페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
논리회로실험. 실험9. RAM

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015.11.20과목명: 논리회로실험(결과보고서)교수명: 최연익 교수님 ... 게이트만으로 메모리를 구성할 수 있다는 것에 주목할 필요가 있다. 즉, 이번 메모리 회로를 구성하는 것으로 제일 기본 게이트 NAND 게이트를 활용해 실질적인 순차회로의 논리 ... REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치

리포트 | 14페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
논리 설계 및 실험, 부산대학교, 논리 설계 텀프로젝트, 디지털 시계 설계 (예비,결과 보고서 및 PPT 포함)

에 모든 모듈의 회로도와 상세설명이 작성되어있어, 5000원이 아깝지 않을 정도로 좋은 자료입니다. 이프로그램은 2014년에 작성되어 이번에 처음 올라오는 자료이니, 중복 걱정 안하셔도 될듯합니다..플로리안 R7으로 작성되었습니다. ... 이 프로그램은 부산대학교 논리설계및 실험 과목 텀프로젝트 디지털 시계 소스코드입니다.본 프로그램에는 PPT(30장 이상) 예비보고서 (30장 이상) , 결과 보고서(80장 이상 ... )이 포함되어있고,디지털 시계의 모든 모듈이 저장되어있습니다.분주회로, 카운터, MUX, DEMUX, 7세그먼트 디코더, 세계시간, 스톱워치, 타이머, 레지스터 등등이 모두 모듈

리포트 | 10,000원 | 등록일 2014.12.22 | 수정일 2016.02.10

다운로드 장바구니
SK그룹 SK 하이닉스 설계직무 2017년 상반기 공채 최종합격 자소서(자기소개서)

이었습니다. 특히, VHDL을 이용하여 7 segment 동작을 위한 다양한 실습을 진행 했던 논리회로설계 과목의 프로젝트는 가장 흥미 있고 열정을 다 할 수 있는 프로젝트였 ... 습니다. 그러면서 꾸준히 논리회로, 반도체공학, 전자재료, 전자회로 등의 과목을 들으며 반도체 분야에 대한 관심을 키워왔습니다.이런 흥미를 가지고 있던 저에게 교환학생 기간 내내 ... 프로그래밍 코딩과 회로를 만들어 보고 익히기 위해 노력하였습니다. 또한, 아두이노를 이용하여 Skin touch detector를 만드는 팀 프로젝트 과목을 수강하면서, 팀원들과 함께

자기소개서 | 5페이지 | 3,000원 | 등록일 2017.06.09

다운로드 장바구니
4단자망 해석 기초

를 벗어난 다. 각 파라미터가 회로적으로는 어떤 의미인지를 파악하는 것이 논리 순서상 첫 번 째로 해야 할 숙제이며, 그 정도 수준에서 파악만 해 주면 족하다. 물론 H-파라미터 ... 트랜지스터 자체를 낯이 익은 회로요소로 바꾸어 주는 방법을 궁구해 보기로 한다. 전압원이나 전류원 그리고 임피던스성분 등으로 환산하여 바꾸어 주게 되는데, 전기 전자적 전문 용어 ... 로 등가회로( Equivalent Circuit )라고 불러 준다. 왜 이런 수고를 덧붙여야하는가 궁금할 수가 있다. 직류의 측면에서 트랜지스터를 이해하는 데에는 굳이 등가로 이해

리포트 | 9페이지 | 1,000원 | 등록일 2016.07.30 | 수정일 2016.08.08

다운로드 장바구니
아주대학교 논리회로 실험 설계 예비보고서

논리회로 실험설계설계주제:스톱워치목차1. 설계 목표2. 동작 조건3. 동작 설명 및 알고리즘4. 1차 설계 및 분석(1) Clock dividing part(2) 7-s ... 는데, 눈에 보이지 않는 속도로 출력을 제어하기 위해 굉장히 높은 주파수의 Clock을 counting하여 사용하기로 하였다. 우측 회로도의 IC 7490은 5MHz의 Clock ... ) 총 설계 회로5. 예상 결과 & 미작동 시 대처1. 설계 목표- FPGA를 사용하여 자유 주제로서 스톱워치를 설계한다.(기본의 심화 과제인 start/stop의 기능과 up

리포트 | 10페이지 | 2,000원 | 등록일 2016.06.14

다운로드 장바구니

이전10개 63 64 65 66 676869 70 71 72 다음10개

파워링크

신청하기