"논리회로실험 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

서강대 디논실 디지털 논리 설계 FPGA 타이머 ram 결과보고서 Shift Register 보고서 ALU Shift Register 스톱워치 7447 설계 logic works

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 결과보고서" 검색결과 1,081-1,100 / 1,359건

자동 개폐식 블라인드

별 표현 위한 회로 구상.2010. 7 . 9모터 제어 위한 회로 구상.2010. 7 . 9팀 미팅 활동 보고서 ( 4차)교과목명 : 전기회로실험 및 설계수강분반담당교수 :팀 번 ... . 12단계별 표현 회로의 간략한 설계2010. 7 . 12스위치, JK플립플롭등 필요물품 구매2010. 7 . 12팀 미팅 활동 보고서 ( 5차)교과목명 : 전기회로실험 및 설계수강 ... 로 구성팀원 :설계 계획서 작성, 동작부 보안, 아날로그 제작 부품 구입나. 회의록별도 첨부3. 결론 및 설계결과?적외선 센서 동작 확인 카운터, 디코더 이용 모터제어 회로설계

리포트 | 15페이지 | 2,000원 | 등록일 2010.11.11 | 수정일 2015.10.19

다운로드 장바구니
디지털공학실험 12장 멀티플렉서를 이용한 조합논리 (예비)

12멀티플렉서를 이용한 조합논리■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 얼티플렉서를 이용한, 비교기 및 패리티 발생기 회로의 구성 및 시험● N-입력 ... )는 디지털 논리에서 널리 응용되고 있다. MUX의 한가지 유용한 응용은 진리표로부터 직접 조합논리 함수를 구현하는 것이다. 예를 들어 실험 11에서는 그림 12-2(A)의 진리표로 정의 ... -3(B)에 개념적으로 나타내었다. 이 회로는 그림 12-2(B)의 회로보다 간단하나 동일한 기능을 한다.이번 실험에서는 8:1 MUX 하나를 이용하여 4-입력 진리표(16개 조합

리포트 | 9페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
실험(1) final project-7447, 7 segment, 74390, led 등을 이용한 암호 제어

실험(1)Final Project예비보고서*** 교수님*** 조교님******* ***예비보고서1. 입/출력부입/출력부에는 입력 스위치 세 개와 74390 두 개와 7447 세 ... 된 암호 판독을 D 플립플롭의 input으로 넣어준다. ENTER가 입력 때 CLK이 1로 트리거 되므로, 그 때만 암호 판독 내용이 출력 값으로 출력된다.예비보고서조건 중 ... 에서 말한 세 부분 모두 reset 되어야 한다.예비보고서그림 7 segment와 ENTER 카운터의 reset먼저 7 segment를 reset 시키는 부분을 살펴보자. 7 s

리포트 | 6페이지 | 3,000원 | 등록일 2012.02.29

다운로드 장바구니
보고서 3

실험보고서의 진리표를 살펴보고 다음에 답하여라a.어떤회로가 인버터와 등가 회로인가?표 4-4 NAND 표4-5 NOR입력과 출력은 반대로 반전효과가 나타났다.b.어떤 회로가 2 ... 수 있고 4-8실험과 4-9실험이 회로도는 다르지만 같은 결과를 내듯이 여러 가지를 만들 수가 있었다.회로를 만들면서 또 한 가지 반전 게이트를 생각도 해보았다.평가및 복습문제1 ... 을 알 수 있었다.표 4-6 에 대한 진리표입력출력측정 출력 전압AX00144 mV114.2 V4-6실험의 결과는 반전에 반전이 되어 처음의 값이 나왔다.실험 때 브레드보드에 만들

리포트 | 8페이지 | 1,500원 | 등록일 2011.02.17

다운로드 장바구니
디지털공학실험 11장 가산기 및 크기 비교기 (예비)

다.0000을 더하라.10110입력이 9보다 크다.0110을 더하라.■ 실험 순서1. 실험보고서의 그림 11-2는 2진/Excess-3 코드 변환회로의 미완성 회로도를 보여주고 있 ... 해야 한다. 이 상황은 표 11-2에 정리되어 있다. 7483A의 개방되어 있는 입력들을 어떻게 연결할지 결정하여 회로도를 완성하라.2. 회로도로부터 회로를 구성하고, 보고서 표 ... 확인하라.3. 보고서에 오버플로우 오류의 감지에 대한 부울 표현식을 써라.4. 그림 11-4의 오버플로우 감지회로 박스로 들어가는 신호는그리고 ∑임을 주의하라. 앞에서 얻은 부

리포트 | 13페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
예비7_삼각파 발생회로

실험7 예비보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶 ... . 입력 전압이 높아지면 TR1이 통전 상태가 되면서 컬렉터 전압이 낮아져서 TR2는 차단 상태가 됨.III. 실험 방법 및 시뮬레이션 결과(1) 그림 7-3의 회로를 구성하라.(2) 오실로스코프의 ch1과 ch2를 A1 및 A2의 출력 단자에 접속하고 전원을 인가하라. ... 하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 11.04.11 (월)과목명: 전자회로실험조교명: 이준석분 반: 월

리포트 | 5페이지 | 2,500원 | 등록일 2011.10.06

다운로드 장바구니
논리회로실험(basic_logic_gate).

equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth table이 일치 ... COLLECTOR 가 잘 동작하도록 하는 역할을 해주고 있다III. 토의와 토론실험 목적에서와 같이 이번 실험시간에는 논리 회로에서의 논리 게이트들의 동작과 Boolean ... , C=0 일 때의 회로도? 3-input AND gate의 logic diagram ? 3-input AND gate의 simulation논리값이 True(5.34V)일 때

리포트 | 7페이지 | 1,500원 | 등록일 2009.12.15

다운로드 장바구니
디지털공학실험 10장 가구공장 (예비)

10가구공장■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 가구 공장의 공정 제어를 위한 조합논리의 설계● 설계한 회로와 결과를 기술하는 공식 보고서의 작성 ... 의 입력과 출력을 갖는 조합논리 문제에 대해 자신의 설계, 검증 및 보고서 작성에 대한 기술을 시험해 볼 기회를 제공하는 간단한 시스템이다.■ 실험 순서문제의 가구공장에서는 새로운 제어 ... 논리를 사용하여 기존의 정원용 의자 생산라인을 자동화하고 싶어한다. 여러분들의 과제는 이 시스템의 설계를 완료하고 실제로 구성하여 시험한 후 부사장님에게 공식 보고서를 제출

리포트 | 9페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
[토끼] Adder(가산기), HA회로, FA회로, 2 Digit Adder, 2 Digit Adder-Subtractor 설계 및 VHDL검증

기초 전자 공학 실험2실험날짜:조 :조원:1.TitleAdder(가산기)2.Name구 분학 번이 름역 할 분 담? 예비 레포트 작성? 결과 보고서 작성 및 납땜 1,2번 납땜 ... .Simulation실험1) HA 회로를 설계하고 제작하여 동작을 검증하라..< 핸드아웃 Schematic과 ORCAD Schematic >< 피스파이스 시뮬레이션 결과 >1번 시뮬레이션 ... 째 FA 에 집어 넣어져 결국에는 자리수 증가의 결과가 나오는 것이다.⇒ 토의 : 1번실험->2번실험->3번실험 으로 이어지는 것을 회로도를 통해 파악할 수 있었다. 2번 실험의 갖

리포트 | 42페이지 | 5,000원 | 등록일 2011.04.11 | 수정일 2020.07.10

다운로드 장바구니
논리회로 실험1 (트랜지스터 증폭기의 구조와 특성)

로 구하고, 실험 및 앞에서 구한 계산 결과와 비교한다.⊙ 앖에서 구한 β 와값.β = 184= 138 V회로1. 이미터 공통 증폭기◆ 전압 이득◇( 측정한 파형은 다음 장에 있 ... e. 전류 이득- 이론값?- 실험값- 비교(2) 실험 1-1-1에서 구한 트랜지스터의 β 값과값을 이용하여 회로 1, 2, 3 의 특성을 Electronics Workbench ... 값과의 비교◆ 출력 저항◇◇ 이론값과 측정값과의 비교(3) 실험 결과를 이용하여 다음의 표를 완성하고, 세 가지 트랜지스터 증폭기 기본 구조의 특성을 비교한다. 그리고, 전압 이득

리포트 | 11페이지 | 2,000원 | 등록일 2008.02.28

다운로드 장바구니
드 모르간의 법칙(예비)

게이트 실험그림 3-3과 같이 NOT과 AND 게이트를 이용하여 회로를 구성하고, 실험 결과는 표 3-3과 그림 3-4의 타이밍도에 기록한다.논리회로 실험장치 또는 전원공급기의 공급 ... 게이트 실험그림 3-7과 같이 NOT, NAND 및 NOR 게이트를 이용하여 회로를 구성하고, 실험 결과는 표 3-5와 그림 3-8의 타이밍도에 기록한다.논리회로 실험장치 또는 ... Charles H. Roth, Jr.4) HDL을 이용한 디지털 논리 실험, 이문기5. 예비 보고서(1) 드 모르간의 법칙(DeMorgan’s Law)란?AND, OR 게이트에 NOT 게이트

리포트 | 6페이지 | 1,000원 | 등록일 2010.07.14

다운로드 장바구니
vhdl 기본게이트 설계

: 09.03.23실험제목: 기본 게이트 설계(결과보고서)- 목 차 -0. 예비조사 및 실험 내용의 이해0.0. 부울대수란?1.1. 기본게이트의 종류2.2. 기본게이트의 동작2 ... 의 ON(1) 또는 OFF(0) 상태를 의미한다.1.2 기본게이트의 종류1.2.1 And 회로- 2개의 조건이 있을 때에 모든 조건을 만족해야 결과가 참이 되는 조건으로 논리 연산자 ... 되는 조건의 논리합의 형태이다. 대수식은 F=AB+A'B'이다.2. 시험내용 및 결과2.1 Xilinx 사용 법 숙지 및 실습- 실험 방법 및 내용 설명 -Xilinx ise를 실행

리포트 | 6페이지 | 1,000원 | 등록일 2009.04.25

다운로드 장바구니
Lab#5]플립플롭 래치 IC 실습

SetResetHoldSetHoldReset실습 결과 : 7400게이트를 이용하여 만든 플립플롭 회로로 각 Pulse Input을 Set, Reset, Hold의 3가지논리의 Output ... , 성명 : 신 호 영 학번 : 200810211 제출마감: 2011. 5. 20(금)[Lab.#5]Flip Flop, 4-bit Latch 실습[1]학습목표a)순차 논리회로의 개념 ... -type FFb)각 IC의 논리회로도, 핀 배치와 특성 등을 이해하고 실습에 활용하도록 이해하자TTL 74LS74, 74LS75, 74LS76① TTL 74LS74 : Dual D

리포트 | 17페이지 | 1,000원 | 등록일 2011.06.02

다운로드 장바구니
실험 가산기 결과보고서

하게 된다. 그래서 회로도에서 Carry가 발생하는지를 다이오드를 통해 알려준다. 다시 연결 했을 때 제대로 나왔고 그 값이 예비 보고서에서 나온 출력 값과 똑같았다.실험결과를 보 ... -2] 2진/Excess-3 코드 변환회로의 미완성 회로도를 7483A의 개방된 입력들을 연결하여 회로도를 완성 시킨 후 진리표에 나열된 입력을 테스트하는 실험 이였다. 여기 ... 서 LED가 ON이면 논리1로 보고 OFF이면 논리 0로 본다.우선 회로도 구성도를 보았는데 너무 복잡해서 과연 회로도를 구성 할 수 있을까 라는 생각을 먼저 하게 되었다. 제일 먼저

리포트 | 3페이지 | 2,500원 | 등록일 2010.03.15

다운로드 장바구니
부울대수의 정리(예비)

2-1과 같이 AND와 OR 게이트를 이용하여 회로를 구성하고, 실험 결과는 표 2-1과 그림 2-2의 타이밍도에 기록한다.① 논리회로 실험장치 또는 전원공급기의 공급전압을 DC ... 게이트를 이용하여 회로를 구성하고, 실험 결과는 표 2-2와 그림 2-4의 타이밍도에 기록한다.① 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정 ... 실험 8 부울대수의 정리1. 실험 목적▣ 부울대수(Boolen algebra)의 기본적인 공리와 정리를 이해하고 증명한다.▣ 부울대수식을 이용한 논리회로의 간략화 및 논리식 표현

리포트 | 11페이지 | 1,000원 | 등록일 2010.07.14 | 수정일 2015.04.04

다운로드 장바구니
카운터 응용 은행순번대기회로

회로해석 및 논리회로 실험 결과 보고서- 카운터를 응용한 대기표 회로 -목 차1. 변 동 사 항 2. 최종 회로도 3. 문제점 및 해결방안 4. 완성작품 5. 사용 부품 및 비용 ... 제작 과정날 짜과 정2009. 6. 3재료 구입6. 5브레드 보드 결선6. 7 ~ 6. 24작품제작6.25 ~ 6.27케이스 및 보고서 작성(6.10 ~6.27)홈페이지 제작고 찰 ... 2 2x2, 대기표2x2)작품 사진문제점 및 해결방안⊙ 최초 회로 설계 시 빵판에서의 동작 실패 기초지식 보완 후 재설계 ⊙ 기타 문제점 없음 (한번에 완성)최종 회로도소요부품 및

리포트 | 9페이지 | 10,000원 | 등록일 2010.05.31 | 수정일 2023.10.12

다운로드 장바구니
8비트 가산기 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 8 8비트 가산기□ 시뮬레이션7-세그먼트 시뮬레이션Verilog HDL 코드시뮬레이션 결과입력값출력값숫자4(D)3(C)2(B)1(A ... 한 결과로 출력되는 것을 알 수 있다.□ 결론 및 토의이번실험은 디코더 회로를 가지고 10가지의 서로다른 숫자모양을 출력하는 7-세그먼트의 출력을 verilog HDL코드로 확인 ... 된다. 지난 실험에서 이러한 회로를 논리도로 그림을 그려 표현했을 때 생각했던것보다 회로가 복잡해 확인하는데 많은 어려움이 있었다면 이번에는 쉽게 코드를 가지고 한눈에 확인할 수 있

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
디지털 게이트의 전기적 특성

-OR gate 구현하기 ][AND, OR, NOT gate 조합] [NAND 조합] [NOR 조합][EX-OR TEST]결과보고서실험번호실험일시( ) 분반 실험조( 조)학번성명학번 ... 회로의 입출력의 상태가 HIGH나 LOW만으로 표현되는 소자들로 구성되며, 이러한 디지털 회로의 논리동작은 부울대수의 기본연산인 AND, OR 및 NOT 연산을 사용하여 표현 될 수 ... 있다. 기본 논리동작을 수행하도록 다이오드, 트랜지스터, 저항들의 소자를 사용하여 구성한 디지털회로를 논리게이트라 하며, 기본 논리 게이트에는 AND, OR 및 NOT게이트가 있

리포트 | 8페이지 | 1,500원 | 등록일 2010.07.14

다운로드 장바구니
실험(1) final project-7447, 7 segment, 74390, led 등을 이용한 암호 제어

실험(1)Final Project결과보고서*** 교수님*** 조교님******* ***결과보고서1. 전원부그림전원으로는 9V 건전지가 사용된다. 하지만 소자들의 정격 VCC는 5 ... 카운터 74390의 CLK 신호로 들어가게 된다. input 스위치에서 신호가 올 때마다 74390은 0에서부터 1씩 카운터 한다. 카운터 된 74390의 결과 값은 8421 BCD ... 코드로 출력된다. 아래 회로도에서 보면 쉽게 이해할 수 있다.그림 2스위치의 납땜부분을 살펴보자. 스위치의 다리는 총 네 개다. 이 중 대각선상에 있는 다리 두개는 버튼이 눌려진

리포트 | 7페이지 | 3,000원 | 등록일 2012.02.29

다운로드 장바구니
[디지털시스템실험(Verilog)] Multiplexer & Logical Unit 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목Multiplexer ... & Logical Unit실험목표① 128 to 4 Multiplexer를 hierarchy하게 설계한다.② Processor의 Logical Unit들을 설계한다.실험결과실험 ① 128 to ... 이 결과 'dout'에 정확히 도출되었음을 확인할 수 있다.실험 ② Logical Unit들의 설계32bits AND, OR, XOR, NOT게이트의 설계는 테스트벤치 파일을 제작

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니

이전10개 50 51 52 53 545556 57 58 59 다음10개

파워링크

신청하기