"논리회로실험 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

서강대 디논실 디지털 논리 설계 FPGA 타이머 ram 결과보고서 Shift Register 보고서 ALU Shift Register 스톱워치 7447 설계 logic works

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 결과보고서" 검색결과 1,041-1,060 / 1,359건

논리회로의 간략화 예비보고서

실험 제목논리회로의 간략화실험 목적부울대수 및 카르노도를 이용하여 논리회로를 간략화한다.실험을 통해 부울대수와 카르노도의 정확성을 검증한다.기본 이론1) 부울대수디지털(논리)회로 ... 을 OR 연산으로 나타낸다.4. 실험 순서(1) 실험 1① 주어진 논리식에 대한 진리표를 작성한다.② 부울대수로 간략화하여 그에 해당하는 논리회로를 그린다.③ 인버터 74LS04 ... 는 논리식에 대한 진리표를 작성하고, 이에 대한 카르노도를 작성한다.(3) 실험 3실험 2에서 작성한 카르노도를 간략화한 논리식을 구하고, 이에 해당하는 논리회로를74LS04, 74LS

리포트 | 10페이지 | 1,000원 | 등록일 2011.09.16

다운로드 장바구니
서강대학교 디지털논리회로실험 텀프로젝트

- 디지털논리회로실험 최종 보고서 ?Coffee House2013. 12. 17성 명소 속전자공학과학 년학 번지 도 교 수김영록 (인)0. 목차1. 서론2. 본론(1) Block ... 고 싶을 때 이 button을 사용할 수 있도록 하였다. 이제 구체적인 회로에 대한 기능설명은 아래의 본론에서 하도록 하겠다.2.본론(1) 전체 block diagram전체 ... block것은 전체 block diagram으로 만들기 전 회로에서 진행해주었다. 왼쪽의 입력을 받아주는 부분에는 외부 clock을 받아주기 위한 clock을 제외하고 나머지 것들은 모두

리포트 | 36페이지 | 3,500원 | 등록일 2014.01.02

다운로드 장바구니
디지털공학실험 7장 부울의 법칙 및 드모르간의 정리(예비)

=1 조건에 해당된다.6. 규칙 11을 보여주는 회로를 설계하라, 보고서 표 7-4에 설계한 회로도를 그리고 회로를 구성하라. 측정 결과를 근거로 표 7-4의 두 타이밍 다이어그램 ... 로 출력 논리를 확인하여 표 7-5를 완성하라.2. 그림 7-6의 회로를 구성하라, 보고서의 표 7-6 진리표에 나열된 대로 해당 스위치들을 단락시켜 가며 입력 변수의 조합을 테스트 ... 에서 구성하는 회로에서는 CMOS 논리를 사용한가, IC에 정전기로 인한 손상이 발생하지 않도록 참고문헌의 주의 항을 따르기 바란다,■ 실험 순서1. 그림 7-1의 회로를 구성하라

리포트 | 19페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
판매자 표지

4.멀티플렉서와 디멀티플렉서[결과]

-결과 보고서-1. 실험결과실험 1. 멀티플렉서ⓛ 74HC20(4-input NAND gate) & 74HC04 이용INPUT (V)OUTPUT (V)ES1S0D3D2D1D0Y ... 다. 회로가 동작할 때에 선택신호 S1과 S0의 값에 따라서 4개의 신호 중 한 개를 선택하여 출력 신호로 출력하게 된다. 실험 결과 S1과 S0이 00일 때에는 D0, 01일 때 ... 에 +5V를 인가해줬을 때에는 다른 입력과는 관계없이 출력이 논리적으로 0이 된다. Enable 핀에 Low를 입력해줬을 때 회로가 동작하게 되므로 active low라고 할 수 있

리포트 | 6페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
dmac final report

디지털 논리 회로 2 – Term ProjectDirect Memory Access Controller최종 결과 보고서컴퓨터공학과1. Introduction과제를 하게 된 동기 ... 우리는 한 학기 동안 디지털 논리회로 2를 수강하면서 FPGA와 verilog HDL 이라는 언어를 새로이 접하였다. 물론 1학기에 디지털 논리회로 1이나 컴퓨터기초공학설계 및 실험 ... 조합회로나 순차회로에 관해서도 다루었고, FSM과 스테이트 머신에 대한 내용도 배운 바 있다. 디지털 논리회로 2 수업과 연계되는 컴퓨터기초공학설계 및 실험 2과목에는 수업시간

리포트 | 19페이지 | 2,000원 | 등록일 2012.02.29

다운로드 장바구니
[디지털시스템실험(Verilog)] Verilog 기본 실습 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서디지털 시스템 설계 및 실험 KEEE209-09 전기전자전파 공학부학부 : 학번 ... full adder의 게이트 논리회로를 이미 설계하였으므로, 이번 실험에서는 게이트를 재설계할 필요 없이 32개의 포트 리스트 데이터만 정리하여 주면 된다.1-bit full ... 시뮬레이터인 ModelSim의 사용 방법을 익힌다.③ Full adder를 Verilog로 구현하고 모듈화하여, 32-bit adder를 시뮬레이션해본다.실험결과실험 ① 1-bit

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
기본 논리 함수 및 gate와 가산기 레포트

실험 #8 결과 보고서1. 실험 제목기본 논리 함수 및 gate와 가산기2. 실험 목적? 기본논리소자를 이용하여 조합논리 회로를 구성하고 기본논리 특성을 이해한다.? 몇 개 ... morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해할 수 있었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth table이 일치했고 시뮬레이션 ... 결과도 일치하였다. 다만, LED가 가끔 터지고 회로도를 구성하는데 오랜 시간이 걸려서 힘들었다.보고서를 쓰면서 생각한 것이지만, 예비보고서를 쓸 때까지만 해도 모호하게 알았던 부분

리포트 | 14페이지 | 2,000원 | 등록일 2010.05.02 | 수정일 2014.05.28

다운로드 장바구니
DMAC 프로젝트

디지털 논리회로 2 & 컴퓨터 공학 기초 설계 및 실험 2프로젝트 결과보고서담당 교수님 : 이준환 교수님최기호 교수님학 과 : 컴퓨터공학과학 번 : 2006720204이 름 ... 를 줄인다.이전 실험 실습이나 이론수업 내용을 바탕으로 복잡한 회로를 익힐 수 있는 능력을 배양한다.복잡한 설계를 해 봄으로써 나중에 취직을 하여 더욱 복잡한 프로젝트를 진행 할 때

리포트 | 25페이지 | 3,900원 | 등록일 2014.04.15 | 수정일 2015.11.17

다운로드 장바구니
결과03_Adder Subtractor

실험3 결과보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶 ... F학 번: 200920148성 명: 이슬기200920148_이슬기_결과03_Adder&Subtractor.hwpI. 실험 결과(1) 예비보고서에서 구상한 반가산기를 구성하고 그 ... 하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.10.04 (월)과목명: 논리회로실험조교명: 유창승분 반: 월

리포트 | 4페이지 | 3,000원 | 등록일 2010.10.19

다운로드 장바구니
논리대수와 드모르간 정리, 간소화⦁논리회로 간소화 실험

(논리대수와 드모르간 정리, 간소화?논리회로 간소화 )7. 대수논리와 드모르간 정리, 간소화? 실험목적? 실험적으로 Boolean 대수의 여러 법칙을 증명한다.? 규칙 10과 ... 을 보면 두 입력(0과 A)의 OR동작을 나타낸다. 이 실험에서 구성하는 회로는 CMOS논리를 사용한다. IC의 파손을 피하기 위해 실험 6에 설명된 정전기 예방법을 사용해야 한다 ... 일때?B=1⑥ logic equation11을 만족하는 회로를 구성한 후 B가 0 또는 1일때의 입력과 출력의 전압을 측정하자.?B=0일때? B=1일때8. 논리회로 간소화? 실험

리포트 | 13페이지 | 1,000원 | 등록일 2010.08.23

다운로드 장바구니
결과01_Basic Gates

은 단지 이론에 불과할 뿐이고 실험을 하고 결과 보고서를 쓰면서 비로소 그 의미를 깨달았다.이번 실험을 통해서 기본적인 logic gate(AND, OR, NOT, NAND ... 한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.13 (월)과목명: 논리회로실험조교명: 유창승분 반: 월F학 ... *************100001100100001000002. 예비보고서에서 구성한 3-input OR, NAND, NOR gate에 대해서도 위 실험1과 같이 행하여 각각의 truth table을 작성하라.3

리포트 | 5페이지 | 3,000원 | 등록일 2010.10.19

다운로드 장바구니
디지털공학실험 5장 논리게이트-2(예비)

지 않다면 중지하고 회로를 재점검하라.6. 이제 보수 스위치를 닫고 회로를 테스트하라. 가능한 모든 입력에 대해 보고서의 진리표(표 5-4)를 완성하라. LED ON 상태가 0이 ... 라는 점을 잊지 말자.7. 보고서의 표 5-5는 보수 회로에서 발생할 수 있는 몇 가지 문제들을 보여 준다. 주어진 각각의 문제에 대해 문제를 야기할 수 있는 한 두 가지 원인을 제시하라. 제시한 답에 대한 테스트를 회로 상에서 직접 해보는 것도 좋은 방법이다. ... 5논리 게이트 - 2■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 실험을 통한 OR 및 XOR의 진리표 작성● 펄스 파형을 이용한 OR 및 XOR 논리 게이트

리포트 | 9페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
실험3결과[1].가산기와감산기

1. 실험 결과예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.회로 SEQ 회로 \* ARABIC 1. 반가산기그림 SEQ 그림 \* ARABIC 1. 반가산기 출력 ... 하는 방법보다는 가산기 회로를 사용해서 감산기로 활용하는 방법을 주로 사용한다.예비보고서 문제 5에서 구한 전감산기를 구성하여 동작 결과를 확인하라.회로 SEQ 회로 \* ARABIC 6 ... 을 출력하는 회로를 만들고 확인해보는 실험이었다. 그 결과, Sum은 A,B가 서로 다를 때에만 1을 출력하고 Carry는 A,B가 둘 다 1일 때에만 1을 출력한다는 것을 알 수

리포트 | 8페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
논리회로설계실험 프로젝트_digital door rock

과 목 : 논리회로설계실험과 제 명 : 프로젝트 결과보고서(P_6조)담당교수 : 조준동 교수님학 과 : 전자전기공학과학 년 : 3학년학 번 : 2006312687 ... 실험 프로젝트 결과보고서 제출 (P_6조) - Digital Doorlock43 -Digital Doorlock 설계1. Digital Doorlock의 개요☞ 주변에서 흔히 볼 수 ... , 2006312117이 름 : 서 영 진, 김 현 기학 번 : 2007310623, 2007313531이 름 : 정 광 수, 손 계 익제 출 일 : 2011. 6. 2111_1학기_논리회로설계

리포트 | 44페이지 | 4,000원 | 등록일 2012.03.20

다운로드 장바구니
7-segment를 이용한 게임만들기 계획서

을 사용할 수 있다)논리회로실험 시간에 배운 IC를 사용한다.가능한 한 최소화해서 일부 IC를 사용한다.수업시간에 배운 내용을 반영해야 한다.3 - 11 ... ) ~ 6 / 3(목)최종 보고서 제출 및 최종 발표 일정6 / 4(금)설계 프로젝트 팀 미팅 일정매주 목요일주별 진도 계획 및 예상 결과물(Gantt chart로 작성)세부추진 업무내용 ... / 목표디지털 논리장치의 기초적인 처리를 이해한다.2 - 117-segment와 74LS47을 이용하여 디지털 논리회로를 구현한다.디지털 논리회로를 이용하여 간단한 게임을 구현

리포트 | 13페이지 | 1,000원 | 등록일 2010.10.29

다운로드 장바구니
실험 16

에 걸리는 전압을 측정해본 결과 1.97V로 다이오드와 전압이 다르게 걸린다는 것을 확인하였다.● 실험 1회로도를 구성 LED는 결과 논리를 보기위한 것이며 출력이 LOW일 때 ON ... 를 구성하고 실험 보고서의 도표 1에 QA 와 QB 출력을 그려라.리플 카운터 : 주파수 분할을 수행하기 위해사용 된다.2개를 연결하면 1/4로 주파수가 분할 된다.실험 때 적색 ... 이 준비되어야 하는 최소시간유지시간 : 클록의 트리거에지 이후에 데이터의 논리레벨이 유지되어야 하는 최소시간● 실험 LED다이오드에 걸리는 전압은 약 0.7V이다.실험으로 LED

리포트 | 13페이지 | 1,500원 | 등록일 2011.02.17

다운로드 장바구니
멀티플렉서와 디멀티플렉서

로 구성한 디먹스의 회로와 결과74HC139 으로 구성한 디먹스의 회로와 결과4. 예비보고서 문제풀이(1) 다음 회로도의 AND gate, OR gate와 Inverter를 결선 ... Pspice 시뮬래이션실험1.NAND gates와 Inverter로 구성한 먹스의 회로와 결과74HC153 으로 구성한 먹스의 회로와 결과실험2.AND gates와 Inverter ... .=>74138 과 74139의 DATA sheets 비교분석7413874139연결도진리표7413874139논리회로DATAsheets실험3. 가산기와 감산기(2) 반가산기를 이용

리포트 | 14페이지 | 1,000원 | 등록일 2010.12.20

다운로드 장바구니
[디지털시스템실험(Verilog)] Verilog 기본 실습 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목Verilog실험목표 ... 이 끝나면, 기본적으로 Nets를 통해 회로를 직접적으로 코딩해야 한다. Nets란 하드웨어 요소 사이의 논리적 연결을 나타내며, 그 종류로는 wire, wand, wor, tri 등 ... 에 예습 목적으로 예비보고서에 본 내용을 넣고자 한다.module adder_32bit(a, b, sum, c_out)먼저 모듈을 선언한다. 모듈의 네임명과 포트리스트를 Syntax

리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
레지스터 실험 예비보고서

은 클펄스를 인가하여 출력된 신호값은 표 12-1에 나타내고, 동작 특성은 그림 12-3의 타이밍도에 나타낸다.① 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정 ... 한다.② 논리회로 실험장치 또는 브레드보드에 IC를 부착하고, 단선을 사용하여 14번핀에Vcc(+5[V]) 전원을 연결하고, 7번 핀은 접지(0[V])를 한다.③ 아래 그림과같이 각 소자 ... .① 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정하고, 오실로스코프 또는 멀티메타(검은색선은 접지에 접속, 붉은색선은 전원 또는 신호출력단에 접속)를 사용

리포트 | 7페이지 | 1,000원 | 등록일 2011.09.16

다운로드 장바구니
결과04_Multiplexer Demultiplexer

실험4 결과보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶 ... +5000H→ 실험 결과는 위 표와 같이 나왔는데 예비보고서에서 작성한 결과와 같았다. 이 결과로부터 enable 값이 1일 때는 인버터에 의해 0이 입력되어 disable가 되 ... +5+50LHLL+5+5+5HLLL→ 실험 결과는 위 표와 같이 나왔는데 예비보고서에서 작성한 결과와 같았다. 이 결과로부터 D 값이 0일 때는 S1, S2에 관계없이 출력

리포트 | 5페이지 | 3,000원 | 등록일 2010.10.19

다운로드 장바구니

이전10개 48 49 50 51 525354 55 56 57 다음10개

파워링크

신청하기