"전자회로설계실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 stopwatch 설계 oscillator 설계 예비 피드백 증폭기

판매자 표지는 다운로드시 포함되지 않습니다.

"전자회로설계실습" 검색결과 1,061-1,080 / 2,586건

중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 전가산기(4-bit adder) 예비

아날로그 및 디지털회로 설계 실습11주차 예비: 2-bit Adder 회로 설계전자전기공학부20160000 하대동고릴라1. 전가산기 설계(A) 전가산기에 대한 진리표를 작성 ... -AND(NOR-NOR) 로직 회로를 설계한다.위처럼 2 level and-or로 구성할 수도 있고, and, or 게이트들을 모두 nand게이트로 바꿔서 구성할 수도 있다.(D ... ) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.식을 xor에 맞게 묶었다.S= bar{A} ` bar{B} `C _{i`n} + bar{A} `B

리포트 | 3페이지 | 1,500원 | 등록일 2020.12.23

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 카운터설계(counter) 예비

아날로그 및 디지털회로 설계 실습13주차 예비: 카운터 설계전자전기공학부20160000 하대동고릴라1. 4진 비동기 카운터이론부의 그림 14-2의 비동기식 4진 카운터에 1MHz ... (MHz), 0.25(MHz)이다.2. 8진 비동기 카운터 설계8진 비동기 카운터의 회로도를 그린다. 단, CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때 ... 비동기 카운터와 리셋 회로를 이용하여 10진 비동기 카운터의 회로도를 그린다. 2의 경우와 마찬가지로 버튼 입력에 따라 카운트가 증가하도록 설계한다10 _{(10)} =1010

리포트 | 5페이지 | 1,500원 | 등록일 2020.12.23

다운로드 장바구니
판매자 표지

[A+결과보고서] 설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계

전기회로설계실습 결과보고서설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계이름(학번):조 번호:실험 조원:실험날짜:제출날짜:요약.RLC회로를 직렬과 병렬 ... 므로 이에 대한 이해는 전자전기공학부에서 대단히 중요하다. 실험을 통해 공진회로의 특성에 대해 이해하고 Bandpass Filter와 Bandstop Filter의 특성과 차이점 ... 을 이해한다.2. 설계실습 결과4.1사용된 소자의 측정값은 다음과 같다.표시값측정값커패시터 (F)10.014.0인덕터 (H, Ω)10.027.92고정저항 (Ω)10.09.96Q를 1

리포트 | 17페이지 | 1,000원 | 등록일 2025.01.31 | 수정일 2025.02.04

다운로드 장바구니
디집적, 디지털집적회로설계 실습과제 3주차 인하대

한 회로가 아니어서 비교적 쉽게 진행할 수 있었고 tool을 다루고 단축키를 사용하고 좀 더 익숙해 지는 부분에 있어서는 더 많은 연습이 필요할 것 같다.디지털집적회로설계 실습 3주차 과제 ... 를 조작한다.13번은 metal1과 metal2를 연결하는 부분으로 via라고 부른다.고찰이번 실습은 magic tool을 사용해 CMOS inverter의 layout을 설계 ... 해 보는 것이었다. 우선 이론강의에서 배운 inverter와 CMOS의 제작 과정을 먼저 복습하고 실습강의를 들었는데, 이론강의에서 설계하는 대로 기판에 drain과 source

리포트 | 4페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
[A+]중앙대 전기회로설계실습 예비보고서3 분압기(Voltage Divider) 설계

전기회로 설계 실습예비 보고서실습 3. 분압기 (Voltage Divider) 설계조2조학과전자전기공학부학번이름담당 교수실험일2019.09.23제출일2019.09.233. 설계 ... 실습 계획서3.1(a)1. 출력전압을 12V로 고정한다.2. 정격전류가 3mA±10%가 흐를려면 옴의 법칙에 의해 회로의 총 저항이 4kΩ이 되어야 한다.3. 전력을 소비하지 않 ... 을 때 IC chip에 9V이상의 전압이 걸리면 안되기 때문에 다른 저항에 3V이상의 전압이 걸려야 한다.4. 3kΩ과 1kΩ을 직렬 연결한다.(b)1. 1kΩ이 병렬 연결되면 회로

리포트 | 3페이지 | 1,000원 | 등록일 2020.09.11

다운로드 장바구니
[A+]중앙대 전기회로설계실습 예비보고서4 Thevenin 등가회로설계

전기회로 설계 실습예비 보고서실습 4. Thevenin 등가회로설계조2조학과전자전기공학부학번이름담당 교수실험일2019.09.23제출일2019.09.233. 설계실습 계획서3.1 ... 는 전류 IL = 0.344V/330Ω = 1.042mA3.3(a)1. DMM의 측정단위를 Vdc로 돌린다.2. 브리지회로(bridge circuit)의 330Ω을 제거한 후, 그 ... 사이에 DMM을 연결한다.3. power supply로 5V를 출력한다.4. DMM에 표시된 전압값을 측정한다.(b)1. DMM의 측정단위를 Ω으로 돌린다.2. 브리지회로

리포트 | 4페이지 | 1,000원 | 등록일 2020.09.14

다운로드 장바구니
[A+] 설계실습11 Push-Pull Amplifier 설계 예비보고서

(Fairchild) : 1개Resistor 저항 1 kΩ : 1개Resistor 저항 100 Ω : 1개UA741cp opamp : 1개3. 설계실습 계획서3.1 Classic Push-Pull Amplifier 특성

리포트 | 7페이지 | 1,000원 | 등록일 2022.03.14

다운로드 장바구니
판매자 표지

신재생에너지 발전 실험, 실습 PPT

신재생에너지 발전 실험 , 실습 환경공학과Chapter 06 반도체 소자1. 반도체 2. 다이오드 3. 트랜지스터 4. 집적회로 Contents물질에는 전기적 성질에 따라 전류 ... 에 순방향 전압을 가하는 형식으로 전류가 흐르면 발광하는 소자이다 . 6.2.6 발광 다이오드규소나 게르마늄으로 만들어진 반도체를 세 겹으로 접합하여 만든 전자회로 구성요소 전류 ... 나 전압흐름을 조절하여 증폭 , 스위치 역할 가볍고 소비전력이 적어 진공관을 대체하여 대부분의 전자회로에 사용되며 이를 고밀도로 집적한 집적회로가 있다 . 6.3 트랜지스터

리포트 | 29페이지 | 2,000원 | 등록일 2023.01.11

다운로드 장바구니
시립대 전전설2 Velilog 예비리포트 8주차

Verilog HDL 실습 8주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date ... ) 시뮬레이션Dynamic 7 Segment(1) 로직 설계 및 컴파일 및 코드 분석(2) 핀 설정(3) 시뮬레이션PIEZO 3옥타브 ‘도’음 내기(1) 회로 코드, 핀 설정, 테스트 벤치 ... PIEZO참고 문헌실험 목적이번 실험은 HBE-COMBO II 내에 있는 7-Segment에서 간단한 수 표현에서부터 자리를 바꾸는 설계, Piezo의 주파수에 따라 달라지는 음계

리포트 | 13페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
[A+]설계실습7 Common Emitter Amplifier의 주파수 특성 예비보고서

Capacitor 0.1 uF : 3개Capacitor 10 uF : 3개3. 설계실습 계획서3.1 Common Emitter Amplifier의 주파수특성* 모든 계산결과는 반올림 ... 하여 유효숫자 세 자리까지만 사용한다.(A) 이전 실험의 2차 설계 결과회로(Ri 추가)에 대하여 모든 커패시터의 용량을 10 uF으로 하고 CE증폭기에 100 kHz, 20 ... 1. 목적이전 실험에서 설계한 emitter 저항을 사용한 Common Emitter Amplifier의 주파수 특성 및 커패시터들의 영향을 측정, 평가한다.2. 준비물 및 유의

리포트 | 17페이지 | 1,000원 | 등록일 2022.03.02

다운로드 장바구니
[A+]설계실습6 Common Emitter Amplifier 설계 예비보고서

. 설계실습 계획서3.1 Emitter 저항을 삽입한 Common Emitter Amplifier 설계* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다. 위 회로와 같이 ... )이 –100 V/V이며 emitter 저항 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가한다.2. 준비물 및 유의사항Function Generator ... 이고 amplifier gain(υo/υin)이 –100 V/V인 증폭기를 설계하려한다.(A) Early effect를 무시하고 이론부의 overall voltage gain(υo

리포트 | 11페이지 | 1,000원 | 등록일 2022.03.02

다운로드 장바구니
[A+]설계실습2 Op Amp의 특성측정 방법 및 Integrator 설계 예비보고서

1. 목적OP Amp의 offset 전압과 slew rate를 측정하는 회로, 적분기를 설계, 구현, 측정, 평가한다.2. 준비물 및 유의사항Function Generator ... Resistor 가변저항 20 kΩ, 1/2 W : 2개스위치 : 1개점퍼선 : 다수Bread Board : 1개3. 설계실습 계획서3.1 Offset Voltage, Slew

리포트 | 9페이지 | 1,000원 | 등록일 2022.03.02 | 수정일 2022.03.04

다운로드 장바구니
[A+]설계실습1 Op Amp를 이용한 다양한 Amplifier 설계 예비보고서

DMM: 1대Resistor 1kΩ, 10kΩ, 100kΩ, 1MΩ, 5%: 1개Variable Resistor 가변저항 20kΩ, 1/2W: 4개점퍼선: 다수3. 설계실습 계획서3 ... 1. 목적출력저항이 큰 센서의 출력신호를 증폭하는 Inverting, Non-inverting, summing Amplifier를 설계, 구현, 측정, 평가한다.2. 준비물 및 ... ) 센서의 Thevenin 등가회로를 구하는 과정을 기술하고 센서의 Thevenin 등가회로를 PSPICE로 그려서 제출한다.

리포트 | 11페이지 | 1,000원 | 등록일 2022.03.02 | 수정일 2022.03.04

다운로드 장바구니
판매자 표지

전기회로설계실습 예비보고서 5. Oscilloscope와 Function Generator 사용법

3. 실습계획서Oscilloscope실습은 전자전기공학에서 가장 중요한 실습이다. 모든 학생은 아래 “4. 실습방법 및 순서”부터 4.3까지의 내용을 손으로 그대로 옮겨 써서 ... 제출한다. 실습 5부터는 매주 설계실습시간에 조당 적어도 하나의 USB Memory를 지참한다.더 자세한 사용방법은 아래 사이트를 참조하라.https://www.gwinstek.c ... om/en-global/products/downloadSeriesDownNew/2144/1544. 실습방법 및 순서※ 다른 지시가 없다면 측정값은 유효숫자 세 자리까지 기록

리포트 | 5페이지 | 1,000원 | 등록일 2024.06.22

다운로드 장바구니
판매자 표지

홍익대 실험3 8주차결과보고서

전자회로실험 및 설계8주차 결과보고서제출일: 2024.05.23.(목)실습파트그림 1 :NPN형 BJT 공통컬렉터 증폭기의 회로구성 사진결과파트실제 저항값1KΩ=0.987K

리포트 | 4페이지 | 2,000원 | 등록일 2025.03.28

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

개의 차이점은 Verilog는 전자 시스템을 모델링하는 데 사용되는 HDL이며 VHDL은 현장 설계 가능 게이트 어레이 및 집적 회로와 같은 디지털 및 혼합 신호 시스템을 설명하기 ... _x실제 핀LED 12LED 11LED 10LED 9[실습6]: 다음의 1-bit full adder 회로를 gate primitive 방법으로 설계하시오.(1) Verilog ... 전자전기컴퓨터공학부 설계 및 실험2Pre La-03Introduction to Verilog HDL실 험 날 짜학 번이 름목차1. 실험 목적

리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
[A+]설계실습5 BJT와 MOSFET을 사용한 구동(switch)회로 예비보고서

: 4개가변저항 1 kΩ 1/4W : 4개3. 설계실습 계획서아래 회로와 같이 BJT 2N3904를 사용하여 BL-B4531 (VF =2 V, IF =20 mA) LED를 구동 ... 1. 목적BJT와 MOSFET을 이용하여 TTL 레벨의 전압(5 V)으로 동작하는 RTL switch회로를 설계, 구현하여 relay, 또는 LED를 구동하고 그 동작을 측정 ... 하는 회로를 설계하려한다. 구동신호(VIN)는 1 Hz, 5 Vdc의 square pulse(duty=50%)이다.BJT가 완벽하게 saturation 영역에서 동작하게 하려면 βforced (=βsat), VCE(sat), 그리고 VBE(sat)를 얼마로 설정해야하는가?

리포트 | 5페이지 | 1,000원 | 등록일 2022.03.02 | 수정일 2022.03.04

다운로드 장바구니
[A+]설계실습4 MOSFET 소자 특성측정 예비보고서

7000 : 1개저항 1 KΩ 1/2W (점퍼선 대채 가능) : 1개3. 설계실습 계획서3.1 MOSFET의 특성 parameter 계산(A) Data Sheet를 이용하여 VT ... 1. 목적MOS Field-Effect Transistor(MOSFET) 소자의 특성(VT, kn, gm)을 Data Sheet를 이용하여 구하고, 설계, 구현하여 전압의 변화

리포트 | 5페이지 | 1,000원 | 등록일 2022.03.02

다운로드 장바구니
[A+]설계실습3 Voltage Regulator 설계 예비보고서

1. 목적전파정류회로를 사용하여 교류전원으로부터 직류전압을 얻는 기본적인 직류전압 공급기(DC power Supply)를 설계, 구현, 측정, 평가한다.2. 준비물 및 유의사항

리포트 | 3페이지 | 1,000원 | 등록일 2022.03.02 | 수정일 2022.03.04

다운로드 장바구니
[A+] 전기회로설계실습 결과보고서 11. 공진회로(Resonant Circuit)와 대역여파기 설계

설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계제출날짜 : 2021.12.05*코로나로 인한 대면수업 불가로 실험조교의 강의영상을 참조함요약이번 실험 ... 해서 출력하거나 통과시키지 않는 회로이다.2. 설계실습 결과(4. 설계실습내용 및 분석)※ 다른 지시가 없다면 측정값은 유효숫자 세 자리까지 기록한다.※ 실험시작 전에 우선 DMM ... 을 통해 RLC 회로의 주파수응답을 이용하여, Band Pass Filter(BPF)와 Band Stop Filter(BSF)를 설계하여 공진주파수의 특성이 무엇인지 알고, 그

리포트 | 9페이지 | 1,000원 | 등록일 2022.01.10

다운로드 장바구니

이전10개 49 50 51 52 535455 56 57 58 다음10개

파워링크

신청하기