"베릴로그"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 베릴로그 계산기 전전설2 fpga 프로젝트 verilog 자판기 ALU

판매자 표지는 다운로드시 포함되지 않습니다.

"베릴로그" 검색결과 81-100 / 442건

[디지털회로 실험] verilog 4비트 계산기 설계

쿼터스, 모델심사용하였고 사용언어는 베릴로그 입니다.mux, 가산기, decoder, rom, ALU 등 따로 설계하여 합치는 방식으로 설계해서 각각의 회로에 대해서도 자세히 ... 확인할수 있습니다.각각 회로들에 대해서 쿼터스설계(회로구조), 베릴로그 파일, 테스트벤치파일로 구성되어있습니다.최종계산기는 top_block파일입니다. tb가 붙어있는 파일은 테스트 벤치 파일로 모델심을 통해 시뮬레이션 하기위한 파일입니다.

리포트 | 3,000원 | 등록일 2020.09.07 | 수정일 2023.03.12

다운로드 장바구니
FPGA보드, verilog를 이용한 piezo 피아노 코드

안녕하세요. 논리설계실습 과목에서 배우는 간단한 베릴로그 코드입니다.어려운 코드를 쓴게 아닌 학부생이라면 충분히 할만한 수준으로 하였습니다.학기중 진행하는 실습에 도움이 될 수

리포트 | 2,000원 | 등록일 2020.12.22 | 수정일 2021.12.13

다운로드 장바구니
판매자 표지

고려대학교 디지털시스템실험 A+ 4주차 결과보고서

를 기반으로 각종 arithmetic circuit을 구현하는 과정에서 회 로도를 기반으로 베릴로그 코드를 짜는 훈련을 할 수 있었고, 베릴로그 문법에 대한 이해도를 높일 수 있 ... 었다. 후에 사칙연산을 모두 한번에 수행할 수 있는 베릴로그 코드 작성 및 FPGA를 구현할 수 있으면 좋겠다는 생각을 하게 되었다.

리포트 | 4페이지 | 2,000원 | 등록일 2023.06.21

다운로드 장바구니
디지털시스템설계 4주차 과제

했지만, Data flow model은 assign을 이용해 i=~A와 같 이 표현한다는 것에서 차이점이 있었다. 이런 점이 베릴로그로 코딩을 할 때 어떤 것을 적절하게 이용할지에 대한 고민을 남겼다.

시험자료 | 8페이지 | 1,500원 | 등록일 2023.03.30

다운로드 장바구니
판매자 표지

고려대학교 디지털시스템실험 A+ 3주차 결과보고서

이번 실험을 통해 배열을 표현하는 방법 등 여러 가지 베릴로그 문법에 대해 배울 수 있었습니다. 또한 코드를 컴파일하는 과정에서 많은 오류가 발생하였고, 질문을 통해 다양한 오류

리포트 | 4페이지 | 2,000원 | 등록일 2023.06.21

다운로드 장바구니
[서울시립대] A+ 전자전기컴퓨터설계2(mealy,moore,코드포함) 7주차예비레포트

부터 Count 시작=> module=> verilog text(처음에 오류가 있는 MODULE에서 베릴로그 텍스트를 추가하고 나서 그후에 MODULE을 수정하닌깐 베릴로그 텍스쳐에선 그 ... .=> VERILOG CODE부연설명 : 시뮬레이션을 위해 작성한 베릴로그 텍스트에서도 두 개의 변수가 동시에1이 되는 경우는 없게끔 코드를 작성하였다. (물론 제대로 짯는지 확인해보기위해서 의도

리포트 | 14페이지 | 1,000원 | 등록일 2021.12.30

다운로드 장바구니
판매자 표지

고려대학교 디지털시스템실험 A+ 6주차 결과보고서

register의 설계 방안에 대하여 배울 수 있었다. 특히, behavioral modeling 을 이용하여 베릴로그 코드를 짜는 과정에서 blocking 할당문과

리포트 | 4페이지 | 2,000원 | 등록일 2023.06.21

다운로드 장바구니
판매자 표지

고려대학교 디지털시스템실험 A+ 12주차 결과보고서

본 실험을 통하여 Simple Conputer의 구조 중 Control Unit에 대하여 이해할 수 있었다. 베릴로그 코드를 짜는 과정에서 instruction memory

리포트 | 6페이지 | 2,000원 | 등록일 2023.06.21

다운로드 장바구니
[서울시립대] A+ 전자전기컴퓨터설계2 2주차(Schemetic)결과레포트(예비레포트포함,시립대)

어서 시뮬레이션을 돌리고싶다면, 아래와같이할 것설명 : 아래 그림처럼 프로젝트안에서 sch를 오른쪽클릭해서 뉴스소를 눌러서 베릴로그 텍스트 픽스쳐를 누르면 자동으로 완성된다.3) 코드

리포트 | 10페이지 | 1,000원 | 등록일 2021.12.30 | 수정일 2022.01.03

다운로드 장바구니
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트

에는 외부 단자를 이루는 전도체들 사이의 신호 전송을 제공하는 역할을 한다. 이와 마찬가지로 베릴로그에서 '포트'란 모듈과 모듈을 연결하는 인터페이스의 의미를 지닌다.인스턴스 ... : 베릴로그에서 모듈과 함께 등장하여 자주 등장하는 용어이다. 이는 객체지향 프로그래밍 언어가 지니는 특성을 알면 쉽게 이해할 수 있다. 하나의 객체 형식을, 즉 틀을 만들고 그 틀 ... 로 찍어내는 하나 하나의 객체를 인스턴스라 칭하며 instance(예시)의 개념으로 이해하면 된다. 베릴로그에서 하나의 모듈을 구성할 때, 기존의 다른 모듈 형식을 가져와 같은 기능

리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
디지털시스템설계 hw6

HW#6문제 1번- 코드입력포트 : a, b, rst_n, clk출력포트 : ps, ns, bout- 시뮬레이션 결과A, b 2개의 1bit input값이 들어오는데 이 값을 더했을 때 4의 배수가 나오면 1bit output값인 bout값이 1로 출력되고 그 외에는 ..

리포트 | 12페이지 | 1,000원 | 등록일 2021.01.07

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서

Chapter 1. 실험 목적Verilog HDL을 통해 FPGA를 이용하여 Full adder와 D 플립플롭을 설계해본다.Chapter 2. 관련 이론ü Verilog HDL과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- ..

리포트 | 6페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 예비레포트

의 신호 전송을 제공하는 역할을 한다. 이와 마찬가지로 베릴로그에서 '포트'란 모듈과 모듈을 연결하는 인터페이스의 의미를 지닌다.인스턴스 : 베릴로그에서 모듈과 함께 등장하여 자주 등장 ... 칭하며 instance(예시)의 개념으로 이해하면 된다. 베릴로그에서 하나의 모듈을 구성할 때, 기존의 다른 모듈 형식을 가져와 같은 기능과 동작을 하는 하나의 객체를 선언하여 이용 ... 하는 것을 '하위 모듈을 인스턴스한다'라고 표현한다.게이트 프리미티브 : 말 그대로 게이트의 원시(primitive), 기초 단위를 의미한다. 베릴로그의 게이트 수준의 회로 모델링

리포트 | 12페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

를 베릴로그 언어를 사용해 시뮬레이션을 진행하게 된다. 이 실험의 결과값은 0과 1을 도출해내면 되는 실험으로 각각의 모델링 방법을 제대로 숙지한다면 오류 없이 원하는 값을 확인

리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
한기대_디지틀시스템 설계 및 실습_과제7_CPU 제작(보고서 및 소스 포함)

4. 설계목적 디지털 설계 및 시스템 강의시간에 배운 Verilog 지식을 토대로 하여 최종 Term Project 과제 소형 DSD_CPU의 구조를 설계 및 FPGA로 제작하여 동작 시킨다.5. CPU 설계과정 ⇒ 위의 회로도에서 크게 ‘CONTROL' 부분과 ..

시험자료 | 20페이지 | 10,000원 | 등록일 2020.11.04

다운로드 장바구니
판매자 표지

22장 결과보고서_Verilog HDL을 활용한 순차논리회로의 구현

로 asynchronous 하게 업데이트 되도록 설계했다. 비동기화 preset으로 동작하도록 베릴로그 코드설계를 했기 때문에, CLK 주기와 상관없이 업데이트 된다는 특징을 가지고 있 ... 된다.preset : preset값이 1->0 일 때 q 값이 1로 asynchronous 하게 업데이트 되도록 설계했다. 비동기화 preset으로 동작 하도록 베릴로그 코드설계를 했 ... 하도록 베릴로그 코드설계를 했기때문에, CLK 의 positive edge 에서 업데이트 된다는 특징을 가지고 있다.clear : preset이 1->0이 아니고, clear 값이 1->0일

리포트 | 7페이지 | 3,000원 | 등록일 2025.06.07

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 예비 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

을 결정하는 조합회로 블록이다. 무어 머신의 특징은 다음상태는 현재의 상태와 입력에 의하여 결정되지만 출력은 현재의 상태로만 결정된다는 것이다.다음은 무어 머신의 베릴로그 모델링 ... 만 아니라 입력에도 영향을 받아 결정된다는 것이다. 즉, 현재의 입력이 출력에 영향을 준다.다음은 밀리 머신의 베릴로그 모델링 방법이다.①Next state③ Output②순차회로

리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
판매자 표지

전자회로실험 Verilog 언어를 이용한 Sequential Logic 설계실험 레포트

과 칩의 큰 사이즈, 많은 전력을 사용한다는 점이 있다.- vivado베릴로그(Verilog)IEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용

리포트 | 9페이지 | 3,000원 | 등록일 2025.04.19

다운로드 장바구니
패리티체크 verilog 설계

제목패리티 검사기 설계실습 목적패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. 수신 측에서는 송신 측에서 전송한 데이터에 대해 데이터에 포함된 ‘1’의 개수를 카운트하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용..

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
디지털시스템설계 2주차 과제

• Discussion이번 시간은 1-Bit Full Adder 와 8-to-1 MUX 를 베릴로그로 구현하는 것이었다. 첫 과제였고, 베릴로그를 처음 다뤄봐서 문법적으로 모르

리포트 | 5페이지 | 1,500원 | 등록일 2023.03.20 | 수정일 2023.03.27

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기