"논리회로보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

실험12 멀티플렉서 ram 예비보고서 논리함수 fpga 프로젝트 기초 논리 회로 논리회로실험2 텀프로젝트 회로 vhdl 스탑워치

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로보고서" 검색결과 81-100 / 2,329건

서강대학교 디지털논리회로실험 4주차 결과보고서

circuit는 FPGA로 회로를 구현해 알아보는데, MUX와 DeMUX 를 연결해 데이터가 어떻게 전달될 수 있는지 관찰한다.

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
아주대학교 논리회로실험 / 2번 실험 예비보고서

1주차 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 2. CMOS 회로의 전기적 특성1. 실험 목적1. CMOS 회로의 전기적 특성 ... 한다.Schmitt-trigger inverters (슈미트 트리거 인버터)논리회로에서 Input이 H to L 혹은 L to H로 변할 때, 일정의 값 이상 또는 이하가 되어야 변화하도록 하 ... trigger)핀 구성함수 다이어그램논리 다이어그램진리표AY01104. 회로 결선도※ 이때, 다이오드 출력에는 저항을 연결되어 있음을 가정한다.5. 실험과정실험 1 : Inverter

리포트 | 7페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
아주대학교 논리회로실험 / 1번 실험 예비보고서

1주차 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 1. Basic Gates1. 실험 목적1. Logic Gate ( AND, OR ... ) 법칙에 대해 이해한다.2. 실험 이론논리회로컴퓨터는 일반적으로 0(Low) 혹은 1(High)의 이진수로 데이터를 처리한다. 이처럼 전기 신호를 논리값으로 인식하고 처리 ... 하는 전자회로를 논리회로라고 한다.논리값(Logic Value)Digital Logic에서는 물리량 대신 논리값을 사용한다.Low낮은 전압 신호 (0 V), 논리 0으로 해석Logic

리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
디지털 논리회로 실험 7주차 JK-FlipFlop 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... 를 주고 있다가 0의 신호를 주면 CLK*가 잠깐 1이 되었다가 0으로 되므로Q와bar { Q}의 값이 J, K의 값에 따라 변한다.3. 결론결과보고서결과 보고서에 응용 실험 (1 ... 이 들어왔지만 논리상으로는 유효하지 않는 것을 알 수 있었다. 4.1.2 실험에서는 Gated S-R Latch 회로를 구성해보았는데 이 회로는 S-R Latch에서 EN이라는 입력

리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
[논리회로실험] Latch & Flip-Flop - 결과보고서

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험교수명:학 번:성 명:실험 6. Latch & Flip ... -Flop1. 실험 과정 및 결과1) 실험 1 : R-S Latch with Enable (생략)- 74HC00 1개로 R-S Latch 회로를 구현한다.- Enable(C)에 1 ... )- 1개의 74HC00과 74HC04 1개로 D Latch 회로를 구현한다.- Enable(C)에 1의 입력을 넣고 D의 입력을 변경해주며 출력을 관찰하고 Truth table

리포트 | 6페이지 | 1,000원 | 등록일 2021.05.04

다운로드 장바구니
아주대학교 논리회로실험 / 3번 실험 예비보고서

2주차 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 3. 가산기 & 감산기1. 실험 목적실험 목적을 논하기에 앞서 조합 논리회로의 개념 ... 을 명확히 할 필요가 있다. 조합논리회로는 And, Or, Not의 기본 게이트들의 조합으로 일정한 입력에 대해 원하는 출력을 유도하는 논리회로다. 이 때, 가장 기본적인 조합 ... 논리회로에는 가산기. 비교기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서, 코드 변환기 등이 있다.본 실험에서는 이진수의 더하기와 빼기 기능을 수행하는 가산기와 감산기의 기본 구조

리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
디지털 논리회로 실험 8주차 D-FlipFlop 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : D-FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... 의 값이 이전의 값의 보수값을 취하는 것을 확인 할 수 있다.3. 결론결과보고서에 응용 실험 (1), (2)에 대한 내용을 포함하시오. (1)의 T FLIP-FLOP의 동작에 대하 ... 의 실험을 통해 아래 진리표를 작성하시오.그림 4CLKQbar { Q}↑01↓No change↑10↓No change※ 위 회로는 CLK이외의 입력이 없다.bar{PRE},bar

리포트 | 9페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
디지털 논리회로 실험 7주차 JK-FlipFlop 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... 결과7. 참고 문헌1. 실험 목적S-R Latch와 J-K Flip-flop의 동작 원리를 살펴본다.2. 실험 이론디지털 시스템에서 클럭 (clock) 신호에 의해 각종 논리신호 ... 하는 실험을 한다.(1) SR 플립플롭InputOutputSRCLKQ00X과거값 유지01rising010rising111rising허용 안됨(a) 논리 기호 (b) 진 리 표(c) 타이밍

리포트 | 10페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
아주대 논리회로실험 실험7 Shift Register 예비보고서

합니다.학 부: 전자공학부제출일: 2020.11.04과목명: 논리회로실험교수명:분 반:학 번:성 명:실험7 예비보고서- Shift Register -1. 실험 목적- 실험에 사용 ... 실험7 예비보고서IEEE Code of Ethics(출처: http://www.ieee.org)We, the members of the IEEE, in recognition of ... 를 Yn에 해당하는 핀에 출력한다. 양쪽의 핀이 7개씩 총 14개가 존재하고, 7번 핀과 14번 핀은 회로를 동작시키기 위한 전원이 들어간다. 핀1, 2번에 들어오는 input값

리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

다운로드 장바구니
전기및디지털회로실험 실험 2. 기본 논리게이트 예비보고서

전기및디지털회로실험 예비레포트 담당교수 : 학과 : 학번 : 이름 : 목차 실험 명 실험 개요 이론 조사 - 기본 논리게이트 - 논리게이트 IC 4. 실험 기기 예비보고서 문제 ... 1 (2) 예비보고서 2항의 회로를 구성하고 진리표를 확인하라. 입력 예상값 실제값 오차율 A B C F1 F2 F1 F2 F1 F2 0 0 0 1 0 0 0 1 1 0 0 1 ... 0 0 1 0 1 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 0 1 1 1 1 0 0 (3) 예비보고서 3항의 회로를 구성하고 진리표를 확인하라. 입력 예상값 실제값

리포트 | 10페이지 | 1,000원 | 등록일 2023.06.30 | 수정일 2025.02.19

다운로드 장바구니
디지털 논리회로 실험 8주차 D-FlipFlop 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : D-FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... .-D 플립플롭InputOutputDCLKQ0falling01falling1(a) 논리회로 (b) 진 리 표(C) 타이밍 선도그림 5-6 SR 플립플롭을 이용한 하강 에지 트리거 ... 결과7. 참고 문헌1. 실험 목적D Latch와 D Flip-flop의 동작 원리를 살펴본다.2. 실험 이론디지털 시스템에서 클럭 (clock) 신호에 의해 각종 논리신호가 동작

리포트 | 8페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
아주대 논리회로실험 실험1 Basic Gate 예비보고서

되어있고, 입력값에 해당하는 output의 결과를 Yn에 해당하는 핀에 출력한다. 양쪽의 핀이 7개씩 총 14개가 존재하고, 7번 핀과 14핀은 회로를 동작시키기 위한 전원 ... 하는 핀에 출력한다. 양쪽의 핀이 7개씩 총 14개가 존재하고, 7번 핀과 14핀은 회로를 동작시키기 위한 전원이 들어간다. 핀2, 3번에 들어오는 input값의 결과를 핀1번에 출력 ... 은 회로를 동작시키기 위한 전원이 들어간다. 핀1, 2번에 들어오는 input값의 결과를 핀3번에 출력하고, 핀4, 5번에 들어오는 input값의 결과를 핀6번에 출력, 핀9

리포트 | 9페이지 | 1,000원 | 등록일 2021.01.09 | 수정일 2021.07.23

다운로드 장바구니
판매자 표지

[논리회로실험] 실험3. 가산기&감산기 결과보고서

는 예비보고서의 예상 결과 값과 동일하게 나왔다.* 실험 2 : 전가산기1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.2) 실험 결과 ... 는 실험1과 마찬가지로 예비보고서의 결과 값과 동일하게 나왔다.* 실험 3 : 반감산기1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.2) 실험 결과 ... * 실험 1 : 반가산기1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.2) 실험 결과ABSC*************101Boolean

리포트 | 5페이지 | 1,000원 | 등록일 2023.03.28

다운로드 장바구니
디지털 논리회로 실험 2주차 기본 논리 게이트 (NAND, NOR, XOR Gate) 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : 기본 논리 게이트 (NAND, NOR, XOR Gate)소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교 ... 적인 실험 결과5. 주의 사항6. 참고 문헌1. 실험 목적NAND, NOR, XOR, 등 논리게이트의 특성 및 응용에 대해 학습한다.2. 실험 이론? NAND, NOR, XOR 연산 ... ???트? 모든 논리 게이트가 NAND 게이트로 대치 가능 (범용 게이트)? AND, OR, NOT 게이트도 NAND 게이트로 표현 가능? 그림????? NAND 게이트 등가회로? 드

리포트 | 13페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
논리회로실험 A+예비보고서 3 Adder & Subtracter

동작 원리를 이해할 수 있다.2. 실험 이론1) 가산기(Adder)-이진수의 덧셈을 하는 논리 회로이며, 디지털 회로, 조합 회로의 하나이다.-전자계산기가 발명된 당시에는 진공관 ... 과 2개의 출력으로 구성된다.-입력들은 피가수(x)와 가수(y)를 나타내며 출력들은 sum과 carry out을 산출한다.-반가산기는 XOR gate, AND gate의 논리회로만으로 구성할 수 있다. ... 에 의해서 구성되었고 현재는 집적 회로로 설계되어 다양한 기능을 가진다.2) 반가산기(Half Adder)-이진수의 덧셈에서 맨 오른쪽 한자리의 연산 기능을 수행하며, 2개의 입력

리포트 | 7페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
논리회로실험 A+결과보고서 7 -Shift register

듯이 데이터가 순환되지 않고 버려진다. (LSB 버려짐) (사진 7=사진 8)⇒실험과정1. 위의 회로도와 같이 회로를 구성한다.(1개의 2-input NAND gate를 1개의 74HC00

리포트 | 9페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
판매자 표지

아날로그 및 디지털회로 설계 실습 실습7_논리함수와 게이트_예비보고서

설계 실습7. 논리함수와 게이트7-1. 목적여러 종류의 게이트의 기능을 측정하여 실험적으로 이해한다.7-2. 준비물 및 유의사항부품스위치 : 2개AND gate 74HC08

리포트 | 4페이지 | 1,000원 | 등록일 2024.08.27

다운로드 장바구니
논리회로실험 A+예비보고서 4 Multiplexer & Demultiplexer

-데이터 분배 회로라고도 하며, 한 개의 선으로부터 입수된 정보를 받아들임으로써 N개의 선택 입력에 의해 개의 가능한 출력선 중의 하나를 선택하여 정보를 전송하는 조합회로이다.-출력선

리포트 | 9페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
논리회로실험 A+결과보고서 4 Multiplexer & Demultiplexer

의 Truth table과 같았다. 이는 예비보고서의 예상 결과와 같다. 그러므로 실험 1-1에서 구성한 회로는 4x1 멀티플렉서이며 S1, S0(Select)의 값에 따라서 여러 ... 1. 실험 과정 및 결과 실험 1-1) 4x1 멀티플렉서 (NAND gate:74HC20과 NOT gate:74HC04를 이용한 회로)이번 실험은 5개의 4-input NAND ... gate(74HC20)와 3개의 NOT gate(74HC04)를 3개의 74HC20칩과 1개의 74HC04칩을 이용하여 위의 회로를 구성하였다. 그리고 S1과 S0로 표현하는 4

리포트 | 7페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
논리회로실험 A+결과보고서 3 Adder & Subtracter

)를 구성하였다. A와 B로 표현하는 4가지 입력에 따른 출력은 위의 Truth table이다. 이는 예비보고서의 Truth Table과도 같았다. 실험 2) 전가산기(Full ... 의 Truth table이다. 이는 예비보고서의 Truth Table과도 같았다.2. 고찰이번 실험은 여러 가지 기본적인 Logic gate를 이용하여 가산기와 감산기

리포트 | 5페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기