"디지털논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

fpga 프로젝트 논리회로실험 실험12 멀티플렉서 전전설2 디지털집적회로 텀프로젝트 and or not 게이트 논리 회로 게임 디지털회로실험 인코더 디코더

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로실험" 검색결과 961-980 / 2,353건

전자전기컴퓨터설계2 TTL gates Lab on Breadboard [결과레포트]

그림 SEQ 그림 \* ARABIC 5 AND gate와 AND gate 진리표디지털 논리 회로의 일종으로, [그림]의 표준 논리 기호에 나타난 것처럼 두 개 이상의 입력과 하나 ... & Methods (실험장비및재료와실험방법)(1) Procedure of the Lab 1.OR gate의 입력 값에 따른 논리 회로를 확인한다실험 회로를 꾸밀 때에는 장비의 전원을 OFF ... 의 입력 값에 따른 논리 회로를 확인한다.실험 회로를 꾸밀 때에는 장비의 전원을 OFF한다.OR gate와 AND gate를 올바르게 구성하여 XOR gate를 만든다.회로를 완성

리포트 | 21페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
[VHDL]실험12. 16진 counter

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목1216진 counter실험 일자제출자 이름제출자 학번팀원 이름팀원 학번*실험 목적(1) 동기 reset을 포함 ... type)과 하강 에지 트리거형(negative edge triggered type)이 있다.VHDL 표현에서 latch 회로 같은 경우는 지금까지의 조합논리회로에서처럼 이용 ... 구문-Clock 동기 회로 설계를 위한 구문-Process문 내부에서 if~then~else구문과 함께 사용-Rising, Falling Edge를 선택-동일 Process내

리포트 | 7페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
아주대학교 논리회로실험 실험4 예비보고서

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험1. 실험 목적- 멀티플렉서와 디멀티플렉서의 원리를 이해 ... 하고 실험을 통해 동작을 확인한다.2. 실험 이론- 멀티플렉서 : 멀티플렉서는 여러 개의 입력선 중에서 하나를 선택하여 단일의 출력으로 내보내는 조합논리회로이다. 특정 입력선 ... 멀티플렉서는 데이터 분배기라고도 불리며, 멀티플렉서와는 반대되는 연산을 수행하는 조합논리회로이다. 이것은 한 개의 입력선으로부터 정보를 받아 이를2 ^{n}개의 출력선 중의 하나로

리포트 | 10페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
논리회로설계실험 스톱워치 설계과제2 결과보고서

논리회로설계 실험 설계과제 보고서 #2Stopwatch실험 배경 및 목표VHDL을 이용한 여러가지 VHDL표현 방식에 대해서 이해하였으며 그에 따른 여러 조합회로와 순차회로 설계 ... 를 제어하는 복잡한 회로를 말하는데 이는 출력이 현재의 입력 만으로 결정되는 것이 아니라 과거의 출력과 현재의 입력 상태 및 기억된 값에 따라 출력이 결정된다. 디지털 하드웨어 ... 조합 논리 회로의 영역으로 구성한다. State machine은 밀리 머신과 무어 머신으로 구분된다.분주기 설정스탑워치에서 분, 초 초에 대하여 서로 다르게 분주기가 설정된 클록

리포트 | 9페이지 | 8,000원 | 등록일 2018.01.10

다운로드 장바구니
판매자 표지

논리 회로 실험 과제 (4장)

논리 회로 실험 과제 (01-class)실험 4 : 가산기와 감산기?담 당 교 수 :?과 목 명 : 논리회로 및 실험?학 과 :?학번 / 이름 :?제 출 일 :1. 실험목적 ... ), NOT(7404), OR(7432), 그리고 4비트 가산기(7483) IC를 이용하여 교재에서 주워진 회로를 브레드보드에서 실험하고 예상 결과 값과 일치하는지 검토한다.4. 실험 ... 과 다르게 확실히 어려워 진 것을 느꼈다. 일부 실험은 머리가 아플 정도로 복잡하게 회로가 설계되어졌다. 특히 마지막 실험이었던 병렬가감산기 회로의 경우 다 만들고 출력 값을 보는데

리포트 | 6페이지 | 5,000원 | 등록일 2016.04.09

다운로드 장바구니
기본 논리게이트 실험(AND, XOR, OR, NAND, NOR)

기본 논리게이트 실험학 번 :학 과 :성 명 :● 실험 목적- 디지털 시스템은 “1” 과 “0” 두 가지 상태만을 가지는 소자들로 구성되며, 이들의 논리연 산에는 부울 대수 ... 가 사용된다. 부울 대수(*)의 함수를 논리함수라고 부르고, 논리함수를 실 현하는 전기적 스위칭 회로를 논리회로라 하며, 이중 기본이 되는 간단한 것을 논리게이트 또는 단순히 게이트라 ... 한다. 게이트는 NOT, AND, OR, NAND, XOR 등이 있다.- 이번 실험은 기본논리게이트인 NOT, AND, OR, NAND, NOR, XOR 게이트 중에서 AND

리포트 | 8페이지 | 1,000원 | 등록일 2017.06.07

다운로드 장바구니
디지털 1장 예비보고서

, 7486이다.2. 실험목표(1) 기본적인 디지털 논리 게이트를 사용해 봄으로써, 각각의 논리게이트의 특성과 성질을 파악하여 기초적인 논리회로를 설계, 이해 및 분석 할 수 있다.3 ... 기초전자회로설계및실험13주차 예비 보고서(논리회로의 기초 및 응용)학번성명1. 실험내용p139에 있는 논리회로에서 logic gate 부분에 여러 논리게이트를 넣어 실험하면서 p ... . 실험 기기 및 부품 설명(1) 직류전원 공급 장치직류전원공급장치는 실험회로에 직류전원을 공급하기 위한 장치이다.직류전원공급장치로는 변압기와 정류회로를 기본으로 하는 아날로그

리포트 | 11페이지 | 1,000원 | 등록일 2016.10.07

다운로드 장바구니
판매자 표지

논리 회로 실험 과제 (1~2장)

논리 회로 실험 과제 (01-class)1. 기본 논리게이트2. 불 대수와 드모르간의 정리?담 당 교 수 :?과 목 명 : 논리회로 및 실험?학 과 :?학번 / 이름 :?제 출 ... 일 :1. 실험목적- 브레드 보드를 이용한 실험을 통해 ‘기본 논리게이트’와 ‘불 대수와 드모르간의 정리’의 원리를 이해한다.2. 준비물- 브레드보드, 전선, 칩3. 실험방법 ... 고 레벨(High, Low, 하이 임피던스) 중 하나를 갖는 논리소자이다. 제어단자 E(또는 )는 입력단자 D와 출력단자 O 사이의 회로를 개폐하는 역할을 한다. 위 예제에서는 이

리포트 | 9페이지 | 5,000원 | 등록일 2016.04.09 | 수정일 2016.04.14

다운로드 장바구니
논리회로실험 프로젝트 도어락

텀 프로젝트 최종 보고서논리회로실험1. 도어락의 개요도어락은 번호를 입력받아서 그 번호가 일치할 경우 문이 열리고 일정 횟수 이상을 틀릴 경우 알람이 작동한다.2. 입력, 출력 ... : door_open- 알람 : alarm③ 상태-ready-in_start-in_end-door_con-end_state-mod_state3. 동작원리digital door ... 입력버튼을 눌러서암호를 입력해야 함digital door rock 수정모드- door rock의 비밀번호를 수정하는 모드- 수정버튼을 누르면 수정모드로 설정됨- 처음에 4개

리포트 | 14페이지 | 1,000원 | 등록일 2018.11.18

다운로드 장바구니
디지털실험 - 실험 2. 논리 게이트 결과

실험값은 실험1. 디지털 논리소자보다 회로 구성이 단순하기 때문에 오차 범위가 적게 나올거라 생각했지만, 역시나 오차는 발생되었다. 이는 앞서 실험결과에 대한 코멘트를 작성할 때 ... *결과보고서*실험주제실험 2. 논리 게이트조13조1. 실험 결과실험 1) SN7408로 회로를 결선하고, B=0, B=1, B=open 상태에 대하여 진리표를 작성하라. Vcc ... 들을 쉽게 만들 수 있다. 결론은 논리 회로에서의 가장 기본이 되는 소자이기 때문에 모든 논리 회로를 구성할 수 있다고 생각한다.이번 실험에서는 IC회로를 이용하는 실험을 했다. 이번

리포트 | 4페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
디지털실험 - Positive edge triggered master-slave D flip flop 설계 결과레포트

.Positive edge triggered master-slave D flip flop의 Digital 회로도를 구현.(진리표 및 time analysis 작성)3.TTL chip ... 을 이용한 회로도를 설계한다.4. 구성된 회로도가 진리표 대로 작동이 되는지 입력에 따른 결과값을 예상하여 본다.5. 실험을 통해 동작 결과를 검증해 본다.6. 실험 결과를 바탕 ... 으로 결과 보고서를 작성한다.◎ 논리 회로도Master-slave D flip-flop이 positive edge triggered D flip-flop의 특성을 가지고 작동을 하기

리포트 | 5페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
[예비레포트] 숫자표시기와 7447, 응용

을 한다. 따라서 디코더-숫자표시기 조합은 BCD입력으로부터 숫자를 표시하기 위한 기본 회로요소라 할 수 있다. 이 숫자표시기 회로는 이후의 실험에서 숫자를 나타내기 위해 자주 ... 예비 레포트숫자표시기와 응용1.개요숫자표시기는 보통 7-세그먼트 표시기(7-segment display)라 불린다. 이는 일상적으로 디지털 방식으로 십진수 숫자를 표시하는 데 ... 에 널리 사용되고 있다. 이 실험에서는 이 숫자표시기의 구성 원리를 이해하고 이를 구동하는 방법을 실습하도록 한다. 숫자표시기는 보통 이를 구동하기 위한 전용 디코더와 함께 사용

리포트 | 6페이지 | 1,000원 | 등록일 2019.04.18

다운로드 장바구니
논리 게이트 및 부울 함수의 구현(결과)

논리 게이트 및 부울 함수의 구현(결과)2012044011 김주형실험1.SN7408, 5[V], ANDABY000010100111실험2.ABCDY00 ... 고찰.이번 실험은 기초적인 부울 함수에 대한 개념과 이를 논리 게이트와 브래드보드를 이용해서 수치를 측정하고 눈으로 확인하는 실험이다.가장 기본적인 AND, OR, NOT게이트 ... *************00110010000101001100011101000010010101001011011000110101110011111SN7408, 5[V], AND실험3.SN7432, 5[V

리포트 | 5페이지 | 1,000원 | 등록일 2017.04.10

다운로드 장바구니
슈미트 트리거 레포트

LS14, 74HC14, NAND 게이트 7403(개방 콜렉터)4. 실험절차1) 디지털 실험기판 위에 74LS04 NOT게이트를 이용하여 입력 전압 실험 회로 (a)를 구성 ... 1. 실험목적TTL 및 CMOS 소자의 슈미트 트리거 게이트를 다른 게이트들과 비교해 보고,그 동작 특성 및 응용에 대하여 살펴본다.2. 실험이론일반적으로 우리가 사용하는 디지털 ... 및 CMOS 소자의 전압 특성을 표로 나타낸 것이다.3. 실험기구디지털 실험장치, 오실로스코프, 펄스/구형파 발생기, NOT 게이트 74LS04, 74HC04, 슈미트 트리거 74

리포트 | 7페이지 | 2,000원 | 등록일 2017.11.18

다운로드 장바구니
논리 게이트 및 부울 함수의 구현(예비)

이 1이 되는 논리회로이다. 둘 다 0일 때, 둘 다 1일 때만 출력이 1이 된다. 보통 논리 연산회로, 2진수의 비교, 착오의 검출, 코드변환 등에 쓰인다. ... 논리 게이트 및 부울 함수의 구현(예비)2012044011 김주형이론:논리게이트에는 여러 가지의 종류가 있는데 기본적으로 NOT, OR, AND 게이트 등이 있다.1)NOT게이트 ... :하나의 입력과 하나의 출력을 가지며, 논리적 부정연산을 행하는데 이는 입력의 반대를 출력함을 의미하고 이를 논리기호의 끝에 작은 원을 그리는 것으로 표현 할 수 있다.2)OR

리포트 | 3페이지 | 1,000원 | 등록일 2017.04.10

다운로드 장바구니
기본 논리 함수 및 gate와 가산기 예비 report

및 gate와 가산기2. 실험 목적? 기본논리소자를 이용하여 조합논리 회로를 구성하고 기본논리 특성을 이해한다.? 몇 개의 IC들의 논리도 및 핀 접속도를 참조하여 각 gate ... 에 필요한 기본 지식· 논리회로논리회로는 로직 회로라고도 하며, 전자회로의 기본이 되는 회로이다. 모든 디지털 전자회로는 이 논리회로가 기본회로가 되고 있다.컴퓨터는 정확하고 빠른 ... 처리가 가능하고, 복잡한 연산도 할 수 있다. 컴퓨터의 연산장치는 많은 복잡한 회로로 만들어져 있다. 이 복잡한 회로의 요소가 바로 논리회로이며, 디지털 회로는 이 논리회로

리포트 | 9페이지 | 2,000원 | 등록일 2016.06.26

다운로드 장바구니
Function Generator, Oscilloscope, A/D converter, Fast Fourier Transform(항공구조실험 예비레포트)

은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 ... (PUSH)/CMOS(PULL) : TTL/CMOS 논리회로의 입력파형으로 고정논리레벨을 갖는 파형을 인가할 때 사용하는 조절 스위치. 푸쉬/풀에 따라 TTL/CMOS 모드 선택 ... 항공 구조 실험 예비 보고서 #5( 6 )조실험날짜 :실험제목 : 기본 장비 사용법(Function Generator, Oscilloscope, A/D converter

리포트 | 7페이지 | 1,000원 | 등록일 2017.05.25 | 수정일 2017.05.26

다운로드 장바구니
[A+] 연세대학교 원주캠퍼스 의공학부 기초실험(2) 5주차 REPORT

과목명 : 기초실험(2)교수님 :조교 :실험제목 : 디지털 02 : NAND, NOR Gates 논리 회로 구성조 :이름 :학번 :Discussion본 실험의 목적은 NAND ... 나 NOR Gate를 사용하면 필요한 게이트의 수가 줄어들고, 회로가 간편해지고 연산처리가 빨라진다는 장점이 있다는 것이다.세 번째 실험은, 앞서 실험한 회로보다 조금 더 복잡하게 구성 ... Gate역할을 해낸 것이다. 전자의 복잡한 회로, 그리고 후자의 NAND Gate 하나만으로 이루어진 회로 모두 LED는 같은 Output를 알려주었다. 네 번째 실험에서 Figure

리포트 | 5페이지 | 5,000원 | 등록일 2018.01.09 | 수정일 2018.01.11

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre

. 17학번이름Professor조교실험 소개실험 목적Decoder, Encoder, Mux의 Verilog 설계를 통해 Programming 능력을 향상하고 조합 논리 회로를 이해 ... , Arithmetic Logic and Comparator, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Table of Full SubtractorMuxN개의 Input Data를 입력 받아, 그 중 하나를 선택하여 Output으로 출력하는 논리 회로.Logic Diagram of

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [예비레포트]

이 구성되기 위해서는 그 값을 저장해 줄 기억소자가 필요함.대부분의 디지털 시스템은 조합 논리 회로와 기억소자로 구성됨.그림 SEQ 그림 \* ARABIC 1 조합 논리 회로 및 기억 ... Lab조합 논리 회로를 응용한 설계를 한다.플립플롭 회로를 이해하고 학습한다.데이터 전송 회로를 설계한다.직렬입력 및 병렬출력 회로를 설계한다.나. Essential ... Backgrounds (Required theory) for this Lab플립플롭 회로조합 논리 : 출력 결과가 입력으로 들어오는 값에 의해 정해짐.이전의 결과 또는 입력 신호에 의하여 동작

리포트 | 16페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니

이전10개 44 45 46 47 484950 51 52 53 다음10개

파워링크

신청하기