"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 941-960 / 4,242건

패리티체크 verilog 설계

제목패리티 검사기 설계실습 목적패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. 수신 측에서는 송신 측에서 전송한 데이터에 대해 데이터에 포함된 ‘1’의 개수를 카운트하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용..

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
병렬-직렬 변환회로 verilog 설계

제목병렬-직렬 변환회로 설계실습 목적레지스터는 데이터를 저장하기 위해 사용되는 기억장치다. 레지스터의 종류는 다양하며, 시프트 레지스터는 클럭이 입력될 때마다 저장된 데이터를 1 ... 비트씩 이동시킨다. 따라서 병렬 입력을 갖는 시프트 레지스터를 이용하면, 병렬로 입력된 데이터를 매 클럭마다 1비트씩 출력시키는 병렬-직렬 변환회로도 설계할 수 있다. 이 실습 ... 을 통해 시프트 레지스터의 동작과 이를 응용한 설계에 대해 알아본다.실습 내용실습결과Verilog, VHLD설계1. 병렬-직렬 변환회로를verilog로 설계한 코드spConverter

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
업다운 카운터 verilog 설계

제목동기식 BCD 카운터 설계실습 목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. 일상샐활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수 ... 씩 증가하도록 한다. 그리고 각 상태에서 0에서 9까지의 수를 각각 출력하도록 설계한다. 이 실습을 통해서는 상태 천이를 위한 여러 가지 조건을 순차회로에 적용하는 방법에 대해

리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
디지털공학개론 (2변수, 3변수 입력을 가진 논리식을 각각 5개씩 만든 후 카르노맵을 적용하여 간소화하시오)

카르노맵을 적용하여 간소화하시오.(1) 카르노 맵(영어: Karnaugh map, 간단히 K-map)논리 회로 용어로, 불 대수 위의 함수를 단순화 하는 방법이다. 불 대수에서 확장 ... 된 논리 표현을 사람의 패턴인식에 의해 연관된 상호관계를 이용하여 줄이는 방법이다.AND와 OR 게이트로 이러우진 2단 회로를 최소비용으로 구현할수있도록 해준다.1이 나오는 경우(최 ... 디지털공학개론1. 2변수, 3변수 입력을 가진 논리식을 각각 5개씩 만든 후 카르노맵을 적용하여 간소화하시오.1. 2변수, 3변수 입력을 가진 논리식을 각각 5개씩 만든 후

리포트 | 4페이지 | 10,000원 | 등록일 2021.11.29 | 수정일 2021.12.03

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 8차 예비보고서

아날로그 및 디지털 회로 설계 실습예비보고서설계실습 8. 래치와 플립플롭소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.09제출날짜2023.11.091 ... . 실습 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.2. 실습 준비물실습 준비물부품NAND gate 74HC00

리포트 | 5페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
판매자 표지

스마트키즈센터 시장조사 및 기획

: 내용과 배양되는 소양 유형별 , 상황별로 메시지를 정하고 스토리를 구성 - 논리 , 창의적 스토리 구성 능력 구성된 스토리를 발표 ∙ 토론 또는 디지털 미디어로 * 전환하여 전달 ... Digital Tool 로 스토리 표현 / 전환 발표 및 토론 메시지 , 스토리 구성 능력과 언어적 또는 디지털 방식의 전달 능력으로 , 설득력과 창의력 , 소통 능력 배양 ... 된 story 를 효과적으로 전달할 수 있는 디지털 미디어를 선택하고 디지털 컨텐츠를 작성 함 *Digital Contents 로 작성될 경우 , 지정 Web 에 게시

리포트 | 19페이지 | 2,000원 | 등록일 2023.04.16

다운로드 장바구니
TIMER 기초 실험 예비보고서

한 LED 제어(1) 아두이노 우노 보드 디지털 output핀 중 하나에 출력이 OFF이면 LED가 켜지고, 출력이 ON이면 LED가 꺼지도록 회로를 구성한다.(2) 아두이노의 타이머 ... 킹(4) 아두이노 우노 보드의 적당한 디지털 input핀을 선정한 후, 스위치를 누르면 ON, 떼면 OFF가 입력되도록 회로를 구성한다.(5) 또한 추가로 적당한 output핀 ... 교류 및 전자회로실험 예비보고서전기공학과 2017732038실험 회차 : 2실험명 : TIMER 기초실험 2. TIMER 기초1. 개요아두이노에서 지원하는 타이머 기능과 관련

리포트 | 6페이지 | 1,000원 | 등록일 2021.03.31 | 수정일 2021.04.08

다운로드 장바구니
전전설2 실험1 결과보고서

실험1. TTL design9/1~9/8전자전기컴퓨터공학부결과보고서1. 실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 설계 능력을 함양 ... 한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL과 CMOS의 입력 및 출력 ... ] 1-bit 반가산기와 전가산기에 대하여 논리 회로도 및 동작을 조사하시오.두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로이다.Sum은 A

리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
디지털시스템실험 3주차 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목기본적인Combinational Circuit① Decoder 설계 ... ① Decoder디지털 시스템에서 binary 코드로 표현된다. n 비트로 된 2진 코드는 2ⁿ개의 서로 다른 정보를 표현할 수 있다. 디코더는 입력 선에 나타나는 n비트의 2진 코드 ... 를 최대 2ⁿ개의 서로 다른 정보로 바꿔 주는 조합 회로이다. 만일 n 비트 디코딩된 정보를 사용하지 않거나 또는 무관 조합을 갖게 된다면 디코더의 출력 수는 2ⁿ개보다 적게 된다

리포트 | 3페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
현대케피코(제어기개발) 최종합격 자기소개서

하였습니다. 또한 디지털 분야에서는 논리회로, 마이크로프로세서, 컴퓨터응용시스템 설계 등을 공부하면서 기본적인 logic gate, 순차 회로 등을 다루었고, 침입감지 시스템, 4 ... -bit 연산 ALU 등을 설계하면서 디지털 회로에 대해 이해하였습니다.또한 교환학생을 통한 극소형전자기계시스템의 공정 과정과 활용 등을 배우고, thermal actuator ... 할 수 있는 적응력을 갖추게 되었습니다.관심분야 및 희망업무관심 있는 분야는 제어기 개발 분야입니다. 전공 관련 하여 전자회로, 회로이론, 전기전자실험, 제어 등을 공부

자기소개서 | 2페이지 | 3,000원 | 등록일 2024.11.23

다운로드 장바구니
공통교양 컴퓨터의이해 정보사회와 4차 산업혁명에 대하여 설명하라 컴퓨터와 통신이 결합하여 우리사회를 변화시킨 것들에 대하여 설명하라 처리장치의 최신동향에 대하여 조사하고 설명하라

장치에는 CPU (Central Processing Unit)와 주기억장치가 있는데 CPU에는 제어장치와 레지스터, 산술논리연산장치가 있다.② CPU는 처리를 실행하는 전자회로 ... 는 가감승제 및 논리명령을 수행하는 전자회로가 있고 제어장치는 컴퓨터시스템 전체를 지시 감독하며 조정, 입력과 출력제어, 연산 제어, 데이터 이동의 역할을 한다. 마지막으로 프로세서 ... 에서 더 나아가 고도 정보 사회에 진입하면 먼저 멀티 네트워크형으로 전환하게 되며 전국 네트워크 디지털 통신망이 완전하게 부설되며 이용이 가능하게 된다. 또한 가정생활에서도 크고 작

방송통신대 | 7페이지 | 3,200원 | 등록일 2024.03.03

다운로드 장바구니
한양대 융합전자공학부 편입학 학업계획서

구조와 사고방식을 익힐 수 있었습니다. 그 중에서도 특히 전자회로, C언어, 논리회로 등 전자공학과 밀접하게 연관된 과목들은 제게 큰 자극이 되었고, 이러한 경험은 융합전자공학 ... 적으로 학문적 동기를 유지할 수 있을지에 대해 충분히 고민하지 못했습니다. 대학 생활을 이어가며 다양한 과목을 접하고, 특히 전자기초 회로 및 컴퓨터 구조, 물리 전자 등의 수업 ... 에 대한 관심으로 이어졌습니다. 단순히 좋은 성적을 받는 것에 그치지 않고, 직접 회로도를 설계하거나 시뮬레이션 툴을 다뤄보며 실질적인 이해를 쌓고자 노력했습니다.한번은 여름방학 기간

자기소개서 | 4페이지 | 4,000원 | 등록일 2025.06.13

다운로드 장바구니
판매자 표지

2025년 에이디테크놀로지 반도체 설계 엔지니어 직무 합격 자소서

수업 중 디지털 및 아날로그 회로, VLSI 설계, 반도체 물리학을 집중적으로 공부하며, Cadence, Synopsys, ModelSim 등 설계 도구를 다루는 프로젝트에 참여 ... 했습니다. 이 과정에서 회로 설계부터 시뮬레이션, 검증까지 전반적인 실무 프로세스를 체험하며 문제 해결력을 키웠습니다.특히, 반도체설계기사 자격증을 준비하며 관련 이론을 체계 ... 적으로 정리했고, 실무 문제를 해결하는 과정에서 논리적 사고와 설계 최적화 역량을 크게 향상시켰습니다. 자격증 시험 준비는 단순한 학습을 넘어 설계 실무에 적용 가능한 기술들을 심도 있

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.06.25

다운로드 장바구니
전기회로설계실습 실습1 예비 보고서

..FILE:Contents/section0.xml실험의 목적이 실험의 목적은 Digital Multimeter를 이용한 저항(2-wire 측정법, 4-wire 측정법), 전압, 전류 ... Power Supply(Max 20V 이상)) 1대Digital Oscillo(오실로스코프, Probe 2대 포함) 1대Digital Multimeter(DMM, 220V 교류전원 ... 회로도는 아래와 같이 그릴 수 있다.그림입니다.원본 그림의 이름: 전기회실 실습1-1.jpg원본 그림의 크기: 가로 1400pixel, 세로 1050pixel또한, DMM으로 저항값

리포트 | 5페이지 | 1,000원 | 등록일 2024.08.13 | 수정일 2024.08.16

다운로드 장바구니
판매자 표지

전기전자공학기초실험-직렬 및 병렬 다이오드 구조

함에 따라 저항이 줄어든다.- 전압이 일정하기 때문에 전류는 저항에 반비례 한다.(I = 1/R)4. AND 게이트와 OR 게이트1) AND 게이트- 디지털 회로에 가장 기본 ... , 하나만 참이거나 거짓일 경우, 거짓이 뜨고, 둘 다 거짓이면 거짓이 출력된다.2) OR 게이트- 자동제어에서 논리회로의 하나이며 입력신호 중에서 그 중 어느 하나만의 값이 1 ... 3주차 기초전자 공학 실험 예비 리포트박**의****제목 : 직렬 및 병렬 다이오드 구조(diode configurations)목적 :1. 직렬 또는 다이오드 구조 회로를 해석

리포트 | 5페이지 | 2,000원 | 등록일 2023.02.09

다운로드 장바구니
디지털공학 실험-논리게이트

.37702. 평가 및 복습문제실험 4 논리게이트1 2번-온도 또는 압력이 과도하게 높을 때 경보회로가 울려야 한다. 둘 중 한 조건이 참일 때 LOW 신호이다. 그리고 참일 때 접지 ... 로 단락된다. 따라서 둘 중 하나만 참이어도 LOW가 되어야 한다 따라서 민수 말대로 AND 게이트가 필요하다.실험 5 논리게이트2 3번-XNOR 소자를 invert 한 값 ... LOW일 때는 결과값이 LOW가 되고 그 이외에는 HIGH가 된다.실험 5 논리게이트2 5번-실험 7 부울의 법칙 및 드모르간의 정리 1번- A(A+B)+C=AA+AB+C=A+AB+C

리포트 | 4페이지 | 1,000원 | 등록일 2021.06.21

다운로드 장바구니
4비트 CLA 가산기 verilog 설계

제목Carry look ahead 가산기실습 목적Carry look ahead 가산기는 캐리의 전파 지연을 없앰으로써 리플 가산기보다 덧셈 결과가 빨리 나올 수 있게 한다. 이번 실습에서는 전파 지연이 없는 Carry look ahead 가산기를 설계해 덧셈 결과가 출..

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
전감산기 verilog 설계

한 결과와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... = X’Y’Z+XYZ+X’Y=X’Y+(X Y)’Z논리식3. 위의 논리식에서 기본 게이트를 이용해 전감산기의 블록도를 그려라.Schematic설계1. Schematic 설계 회로

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
판매자 표지

기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계

C ONTENTS 01 개요 02 설계 이론 및 PSPICE 결과 03 Q A개 요 1 1 . 개요 여러 가지 연산을 수행하는 논리 회로를 통해서 PCB 기판의 규격에 맞는 계산 ... 기의 회로를 만들고 구현한다 . 1. 입력 : DIP 스위치를 이용해 10 진수 입력 구현 2. 감가산기 : 감산기와 가산기의 차이와 유사성을 확인하고 두 개의 회로를 합쳐서 구현 ... PSPICE Simulation( 곱셈 )설계 이론 2 4. 나눗셈기 A A B 출처 : Digital Design and Computer Architecture _ D.M

리포트 | 15페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
판매자 표지

연세대학교 일반대학원 시스템반도체공학과 학업계획서

, 반도체소자공학1,2, 논리회로1,2, 센서응용공학, 전자회로1,2, 반도체공정1,2, CMOS소자및신뢰성측정, 박막공학, IoT센서, 반도체측정, FullCustom레이아웃, TCAD ... 1. 자기소개저는 OO대학교 반도체공학과를 졸업하였습니다. 저는 OO대학교 반도체공학과에 재학을 하면서 논리회로실험1,2, 컴퓨터프로그래밍기초, 반도체개론, 회로이론1,2 ... 시스템반도체공학과 연구실에 진학을 하고 나서 22.9pJ/frame.pixel 및 92dB 동적 범위를 갖춘 완전 디지털 시간 모드 CMOS 이미지 센서 연구, Zr3N4 기반

자기소개서 | 2페이지 | 3,800원 | 등록일 2024.01.27

다운로드 장바구니

이전10개 43 44 45 46 474849 50 51 52 다음10개

파워링크

신청하기