"논리회로도"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털 논리회로 논리회로 도어락 회로 래치와 플립플롭 FPGA 게임 plc 디지털공학개론 두더지 잡기 디지털집적회로

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로도" 검색결과 861-880 / 3,674건

서강대학교 디지털논리회로실험 레포트 5주차

LED2를 추가하여 0110일 때 LED2가 켜지게 하는 회로를 구성하였다. 이 회로의 회로도를 사진 4에 구성하였다.사진 SEQ 사진 \* ARABIC 4. LED2가 켜지 ... 의 회로우리 조는 사진 11과 같이 회로를 구성하였다.사진 SEQ 사진 \* ARABIC 11. 그림 21의 회로도STEP18) ADSU4의 datasheet를 참고하면서 이 회로 ... 5주차 결과레포트비교 및 연산 회로1. 실험 제목: 비교 및 연산 회로2. 실험 목표:(1) Exclusive-OR 회로를 이용한 비교회로의 구현 및 동작원리 이해(2) 기본

리포트 | 25페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
논리 대수와 드모르간 정리, 간소화 결과보고서 A+

Experiment-Report(4장 논리 대수와 드모르간 정리, 간소화)1. 실험목적실험적으로 Boolean 대수의 여러 법칙을 증명한다.규칙 10과 11을 증명할 회로를 구성 ... 부품도 바꾸고 회로도 검토해보았지만 결론은 Chip과 회로선의 문제로 결론지었다. 아무래도 노후화된 장비로 인해 구형파가 제대로 구현되지 않은듯하다.하지만 이번 실험을 통해 글 ... 로만 들었던 함수 발생기, 오실로스코프를 직접 다뤄보면서 익숙해졌고, 디지털 공학 수업과 논리회로설계 시간에 배운 Timing-Diagram에 대해 직접 구현해보아서 의미가 있

리포트 | 5페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.12

다운로드 장바구니
디지털 실험 9장(멀티플렉서를 이용한 조합논리) 결과 보고서

다.1*4 Demux의 진리표와 논리회로, 블록도를 구성하면 아래와 같다.S1S0Y00I001I110I211I3이 때, E의 입력선을 제거 하면 2*4 디코더가 보인다.(아래 사진 ... 실험 9장 멀티플렉서를 이용한 조합논리1. 실험목적-멀티플렉서를 이용하여 비교기와 패리티 발생기를 설계하고 그 회로를 시험한다.-2*N 입력의 진리표를 수행하기 위해 N입력 ... 그림 9-4에 제시된 회로도를 완성한다. 제조 업체의 데이터 시트로부터 STROBE() 입력을 연결하는 방법을 결정한다. 회로를 설계하고 모든 가능한 입력을 점검하여 그것의 동작

리포트 | 12페이지 | 3,000원 | 등록일 2019.12.17

다운로드 장바구니
디지털시스템실험 3주차 예비보고서

. Verilog 코딩 후 컴파일 및 시뮬레이션으로 결과 값을 확인해 본다.이번 실험의 회로도 및 진리표inp1inp2D0D1D2D30*************00101100011. 2 ... -to-4 디코더의 회로도와 진리표또는 Enable을 이용하면2. 3-to-8 디코더의 회로도와 진리표inp1inp2inp3D0D1D2D3D4D5D6D ... p2p1p00000000000001000010010000100011000110100001000101001010110001100111001111000010001001010011010100001011100011100100101101100111110101001111101013. 4bits binary-to-BCD Convertor의 회로도와 진리표

리포트 | 3페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
판매자 표지

설계 소프트웨어 실습 PSPICE 레포트

)는 논리 해석으로 설계.(a) x’y’ + xy + x’y = (y’ + y)x’ + xy = x’ + xy회로도 구성시뮬레이션 결과b = (x + y)(x + y’)회로도 구성시뮬레이션 결과c = x’y + xy’ + xy + x’y’ ... Electronic Circuits, by Agarwal and Lang 303p, P5.2회로도(입력을 Vpulse로 대체함)시뮬레이션 설정시뮬레이션 결과보라색 선 ? 입력녹색 선 ? 출력 ... point 1.2전자회로 교재 36p, ex1-3회로도시뮬레이션 결과Time domain 2.1회로이론 교재 원서 414p, P9.5-2회로도시뮬레이션 결과t = 0.5s 일 때t

리포트 | 26페이지 | 1,500원 | 등록일 2020.03.25

다운로드 장바구니
서강대학교 디지털논리회로실험 레포트 7주차

적으로 수행하는 순차 논리회로이다. Counter의 modulus는 cycle내의 상태 수에 의해 결정된다. 가장 일반적인 형태의 counter 유형은 n-bit binary c ... . STEP5의 회로우리는 사진 2와 같이 회로를 구성하였다.사진 SEQ 사진 \* ARABIC 2. 그림 16의 회로도STEP 6) DIP_SW0을 HIGH로 set한 상태 ... \* ARABIC 26. 설계해야 하는 system사진 SEQ 사진 \* ARABIC 8. SM1을 설계한 회로도사진 SEQ 사진 \* ARABIC 9. SM1을 symbol로 표현한 모습위

리포트 | 26페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
디지털회로실험 텀프로젝트 3비트 가산기를 이용한 7세그먼트 디스플레이

상위 자리를 캐리(carry), 하위 자리를 합(sum)이라 한다.다음은 반가산기의 진리표와 회로도이다.[그림 1] 반 가산기의 진리표와 회로도[그림 2] XOR에 의한 반가산기1 ... . 회로도 및 구성※ 패턴도 (점프선 3개 사용)※ 회로구성 (기판 앞)※ 회로구성 (기판 뒤)4. 실험 결과5. 고찰이번 텀 프로젝트는 3비트 가산기를 이용한 7세그먼트 디스플레이 ... 였고 패턴도도 점프선을 최소한으로 하는 방향으로 완성했다. 앞서 실험실 개방 때 회로도가 제대로 작동함을 확인하였지만 막상 텀 당일에 설계해보니 납땜이 미숙하여 시간이 오래 걸렸

리포트 | 9페이지 | 10,000원 | 등록일 2020.04.21 | 수정일 2022.11.11

다운로드 장바구니
[전기실험] 논리소자를 통한 전기적 소자 실험

1.실험목표NAND 게이트와 NOR게이트를 이용해 원하는 회로를 구성할 수 있다.2.실험 이론논리회로란 부울 대수(Boolean algebra)를 이용하여 1개 이상의 논리 입력 ... 을 일정한 논리 연산에 의해 1개의 논리 출력을 얻는 회로를 뜻한다.각 논리회로마다 입력에 따른 출력이 정해지는 진리표가 있으며 복잡한 논리회로일지라도 부울대수, 카르노맵을 이용 ... 한 간략화를 통해 보다 좀더 간단하게 회로를 구성할 수 있다.이번 실험에 사용될 논리회로는 NOR와 NAND로써 기본 AND,OR에 인버터 (~NOT)가 붙은 소자이다 .왼쪽아래

리포트 | 4페이지 | 1,500원 | 등록일 2019.06.29

다운로드 장바구니
기초전자설계및실험 예비보고서 JK Flip-Flop과 클락생성

의 논리 회로는 그림 9.1과 같다.JK flip-flop operationHYPERLINK "https://en.wikipedia.org/wiki/Flip-flop ... 를 조합한 동기식 JK Flip-Flop 논리회로를 구성한다. 동기식 JK Flip-Flop의 클락입력에 Leading Edge또는 Trailing Edge에 각각 인가될 때 동기식 ... JK Flip-Flop 논리회로의 진리표를 작성한다. 진리표 결과에 대하여 Leading Edge 또는 Trailing Edge에 +5V와 GND핀과 함께 입출력핀을 포함하여 NOR

리포트 | 5페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

다. 일반적으로 Xilinx ISE를 이용해 FPGA를 설계하는 과정은 다음과 같다.2) 본 실험에서 사용되는 논리회로(1) AND gateAND 게이트- 논리곱을 구현하는 기본 ... 때 [Cout, Sum] = 100005. 예상 결과-본 실험은 Xilinx ISE프로그램을 이용하여 논리회로를 구현하는 실험이다. 따라서 결과는 복잡한 실험계산이 아닌 비교 ... 을 결정하는 중요한 특성이다. 따라서 캐리의 전파 지연을 단축시키기 위해 부가적인 회로를 추가하는데 몇 가지 방법 기법 중 광범위하게 쓰이는 것은 캐리 룩어헤드 논리(carry

리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
논리 소자 결과보고서

IC의 핀 번호NOT의 논리소자 연결 방법: 7404칩의 Vcc 자리에 5v전압을 인가하고 GND 연결하면 회로안의 NOT게이트가 동작하게 됩니다.LED로 출력전압 확인하기 ... , 반대쪽이 0V이고 LED가 꺼져있다면 LED -극쪽이 5V, 반대쪽이 0V 이다.4. 실험 과정1) 그림1의 회로도를 보고 브래드 보드에 회로를 만드시오. ... 1. 실험 제목논리 소자2. 목적 및 목표멀티심 프로그램을 응용하여 전압과 NOT 게이트 출력 전류를 스위치 상태를 변화 시키면서 측정하는 방법을 알아보자. 3. 관련 이론TTL

리포트 | 6페이지 | 1,000원 | 등록일 2019.09.23 | 수정일 2019.09.24

다운로드 장바구니
판매자 표지

[전자회로실험] cds센서를 이용한 주차관리 프로젝트 결과보고서

를 사용하여 OR논리를 이용하여 자리가 하나라도 비어있으면 주차할 공간이 남아있다는 표시를 해주는 LED 등을 밝힌다.4. 시스템 상세기술1) Pspice 시뮬레이션 회로도와 해석전체 ... 은 다이오드를 거쳐서 OR논리에 따라 LED에 영향을 준다.두 자리 모두 비어있을 때- 주차장의 두 자리가 모두 비어있을 때는 위의 회로도에서 저항 ‘cds1’과 저항‘cds2’가1 ... 2019 전자회로실험프로젝트 결과보고서분반 : 반조- 목 차 -1. 주제선정 및 동기2. 프로젝트 목적3. 시스템 개요4. 시스템 상세기술1) Pspice 시뮬레이션 회로도

리포트 | 11페이지 | 1,500원 | 등록일 2019.12.03

다운로드 장바구니
판매자 표지

실험 제목: R, L, C 수동소자와 TTL IC

는 전류 값을 측정한다.디지털 회로TTL 7432 IC칩 데이터시트에 따라 논리게이트의 입출력 핀과 전원 5V와 접지 핀을 파악한 후 논리게이트가 동작할 수 있도록 Bread Board ... 에 회로를 구성한다. TTL 논리게이트의 입력 판에 5V와 0V를 인가하면서 디지털멀티미터로 출력값을 측정하고 마찬가지고 오실로스코프를 이용하여 출력값을 측정한다.- 실험 소모품 ... 이하의 저항은 대부분 색띠로 표시되어 있다. 오른쪽 끝 쪽의 띠는 정밀도를 나타낸다. 색상에 따른 저항값은 다음 표와 같다.커패시터와 커패시턴스커패시터는 콘덴서라고도 하며 전하

리포트 | 5페이지 | 1,500원 | 등록일 2020.01.23

다운로드 장바구니
인하대 VLSI simple microprocess of design 레포트

은 배선 채널이 차지한다. 이 논리회로가 보다 규칙적이 되면, 레이아웃 집적도는 배선을 셀 안에 포함시켜서 개선할 수 있다. 이와 같이 ‘상호 접합된(snap-together ... 와 블록도를 정의함으로써 논리 설계가 시작된다. 그 다음으로 이 유닛을 개별적인 셀 단위까지 계층적으로 분할한다.최상위 단계 인터페이스 (Top-Level Interfaces)왼쪽의 표 ... 한 시스템을 설계하기 위한 최선의 방법은 시스템을 단순화된 부분들로 분할하는 것이다. 다음 그림은 MIPS 프로세서의 설계 계층을 나타낸다. 이 설계 계층은 논리, 회로, 그리고

리포트 | 3페이지 | 2,000원 | 등록일 2019.06.22 | 수정일 2020.08.19

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 5주차 사전보고서

2019년 전자전기컴퓨터설계실험25주차 사전보고서1. 교안의 2:4 디코더의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.A0A101010100=Y _{0 ... } ,`A _{1} )=(A _{0} A _{1})2. 교안의 4:2 엔코더의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.A _{0} A _{1}A _{2 ... _{2} +A _{3})3. 교안의 2:1 Mux의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.SD _{0} D _{1}0*************1010

리포트 | 10페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
[논리회로 및 실험1 결과보고서] 실험 12. 멀티플렉서를 이용한 조합 논리 결과보고서

결과보고서실험 12. 멀티플렉서를 이용한 조합 논리과목명담당교수담당조교학과제출일학번/이름1. 실험목표* 멀티플렉서를 사용하여 비교기와 패리티 발생기 구성 및 회로 테스트.* N ... 을 인지후에 회로도를 아래와 같이 작성하였다.위와 같이 회로도를 작성하고 회로도에 따라 결선을 완료한 결과, 아래의 진리표에서 출력 X가 1인 입력조합에서 LED가 작동하였다. 이번 ... 였으나 직접 회로도를 손으로 그려보고 결선을 하고 결과를 관측해봄으로써 멀티플렉서가 일종의 진리표 역할을 할 수 있는 IC칩이라는 것을 알 수 있었고, 제대로 이해할 수 있는 기회가 되

리포트 | 7페이지 | 2,000원 | 등록일 2019.04.26 | 수정일 2019.05.27

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 6주차 사전보고서

의 타이밍도위의 SR래치 회로도와 타이밍도를 살펴보면 처음에 S=1, R=0을 입력하면 Q=1, Q’=0이 출력된다. 이후 출력 Q=1 값이 다시 입력 S에 들어가면 0,1이 입력 ... 만들어지며, sr플립플롭 역시도 사실은 모든 회로에는 지연이 있기 때문에 이를 감안하여 타이밍도에도 약간 지연이 있게 그려야한다. 또한 상승에지에 해당하는 타이밍일 때, s,r ... 출력값을 반전(이전 출력의 보수)시킨다.-4. D플립플롭오직 하나의 데이터 입력을 가지며, 클럭이 발생하면, 입력 D의 상태를 Q에 전달함.1. 조합회로와 순차회로의 차이점

리포트 | 8페이지 | 1,500원 | 등록일 2019.10.16

다운로드 장바구니
5장 논리게이트

의 테스트● OR 및 XOR 게이트를 이용한 4비트 2진수의 1의 보수 또는 2의 보수를 취하는 회로 구성● 가상적 결함에 대한 보수 회로의 고장 진단2. 실험 회로도3. 결과값 ... 5장 논리게이트-21. 실험목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 실험을 통한 OR 및 XOR의 진리표 작성● 펄스 파형을 이용한 OR 및 XOR 논리 게이트 ... 을 HIGH로 바꿔주게 되면 반전된다.제어데이터출력000011101110[2]. 추가 OR 게이트를 D3에 연결하고 상위 OR 게이트의 출력을 연결하여 회로를 확장 할 수 있다. OR

리포트 | 7페이지 | 1,500원 | 등록일 2020.05.19 | 수정일 2022.08.03

다운로드 장바구니
[예비레포트] 기초 시퀀스 회로 실험

다.한시 지연형동작과 복귀시간이 늦게되는 타이머그림5. 타이머의 시한 회로 접점과 논리 심벌 및 동작예비보고서다음의 시퀀스 회로에 사용되는 소자의 동작에 대해 숙지하고, 결과를 예측 ... 한다.릴레이를 이용한 램프 직접제어OR 논리회로를 이용한 램프제어AND 논리회로를 이용한 램프제어실험기기시퀀스 실험 장치판, 스위치, 릴레이, 타이머, 30W 백열등, 연결선 PAGE \* MERGEFORMAT 2 ... 기초 시퀀스 회로 실험개요시퀀스 회로의 기본개념과 기본소자에 대하여 이해하고 시뮬레이션을 이용하여 시퀀스 회로의 원리를 익힌다.관련이론시퀀스 제어그림1. 시퀀스 제어 시스템 개념

리포트 | 6페이지 | 1,000원 | 등록일 2019.11.26

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 결과 보고서

디지털논리회로실험결과 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... V72.31mV5.021V72.56mV[표 2]B. 퀴즈 2번의 결과를 schematic으로 구현하여 시뮬레이션schematic 회로도 및 시뮬레이션 결과는 다음과 같다.[그림 2 ... 다.3. 토의실험 1에서는 code converter를 구현하였다. 과정 1-A ~ 1-C에서 각기 다른 방법으로 [표 1]의 진리표를 만족하는 논리 회로를 구현해 보았는데, 같

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니

이전10개 39 40 41 42 434445 46 47 48 다음10개

파워링크

신청하기