"디지털시계 설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털시계 설계 텀프로젝트 회로 verilog 시계 vhdl 스탑워치 vhdl 디지털시계 quartus 디지털시계 logicworks 시계

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털시계 설계" 검색결과 61-80 / 1,357건

디지털 도어락 및 디지털 시계 및 알람(digital door lock, digital clock) -vhdl 논리설계회로

matrix컴포넌트, lcd컴포넌트 , 디지털 시계 컴포넌트가 있으며 이들을 전부 합쳐 가장 상위의 모듈에서 이 컴포넌트들을 관리한다. 2.구현 방법 & 결과의 구조 및 구성모드 ... 의 구현가장 먼저 모드를 구현하는데 모드는아무것도 안하는 기능을 하는 menu모드 , 문열기 모드 , 도어락 비밀번호 설정 모드 , 디지털 시계모드 , 디지털 시계설정모드, 알람 ... 설계 및 구현1.설계개념최대한 여러 개의 컴포넌트를 따로 구현하여 컴포넌트를 합치면서 설계한다. 컴포넌트로는 7segment , key입력 컴포넌트, piezo컴포넌트 dot

리포트 | 48페이지 | 3,000원 | 등록일 2011.06.03

다운로드 장바구니
[디지탈설계] 디지탈 시계설계

1. 카운터 설계카운터는 디지털 시계 설계시 모든 부분에 쓰이는 회로이다.세그먼트에 나타나는 시계가 움직이는 동작원리에도 쓰이며 알람, STOP WATCH에도 카운터를 사용 ... 하여 각 세그먼트에 숫자를 나타낼때 하나씩 그 숫자값을 증가시키는 기능을 하게된다.디지털 시계설계시 쓰이는 카운터로는 MOD-3, MOD-6, MOD-10과 JK F/F 을 사용하여 2 ... 카운터를 연결하여 만들수 있다.3. 시계 및 시 조정 회로 설계와 동작원리디지털 시계의 가장 기본이 되는 부분이다. 앞에서 설계한 카운터를 이용하여 시계를 설계하며 시간을 조정할수

리포트 | 26페이지 | 1,500원 | 등록일 2003.05.21

다운로드 장바구니
디지털 시스템 설계 / VHDL을 활용한 디지털 시계(기능 막강)

정보제어공학과< 순 서 >1. 개 요2. 설 계 / 회로도3. V H D L 소 스4. 동 작 원 리5. 사진 / 기타자료6. 제 작 후 기1. 개요이번 디지털 시계를 만드 ... Blaster 이다.PLD (Programable Logic Device) :디지털 시계의 머리부분이다. 프로그램을 통해 구현된 게이트들을 통해 입력 클럭과 입력 스위치 신호를 연산 ... ) 파형에 대한 정리이번 설계를 하면서, 가장 첫 번째 중요한 것은 16Mhz라는 것이다.16Mhz => 100Hz => 10Hz => 1Hz로 만들면서, 시계를만들 수 있었다.일단

리포트 | 17페이지 | 1,500원 | 등록일 2007.11.18

다운로드 장바구니
[디지털회로실험]디지털 시계 설계(PLD)

18. 분, 초 디지털 시계[목적]1. 디지털 시계를 설계중 분과 초에 해당하는 카운터를 설계한다.2. PLD를 이용한 디지털 실험을 통해 회로 구현을 수행한다.[기본이론]D ... */B*/C⑤ Circuit Design19. 「시」디지털 시계[목적]1. 디지털 시계를 설계중 시에 해당하는 카운터를 설계한다.2. PLD를 이용한 디지털 실험을 통해 회로 구현 ... 을 수행한다.[기본이론]12시까지 시간을 카운터하는 12진 카운터를 설계하고, 시간의 일의 자리와 십의 자리의 12진 디코더를 설계하므로써 「시」영역의 디지털 시계를 만들 수 있

리포트 | 9페이지 | 1,500원 | 등록일 2005.12.10

다운로드 장바구니
24진 디지털 시계 설계시 필요한 부울 대수

6진카운터Inorder: S;Outorder: A,B,C,Z;A=S*B*C+S*A*/C;B=S*B*/C+S*/B*C*/A;C=S*/C;/Z=/A*/C*S;6진디코더Inorder: A,B,C,D;Outorder:Y0,Y1,Y2,Y3,Y4,Y5,Y6;Y0=C+D*B+/D*..

리포트 | 3페이지 | 1,000원 | 등록일 2008.06.08

다운로드 장바구니
로직웍스 디지털시계 설계 시분초 오전오후 동기식

로직웍스 디지털시계 설계 시분초 오전오후 동기식

리포트 | 4,000원 | 등록일 2009.05.20

다운로드 장바구니
디지털 시계 설계 기초 및 회로도와 C소스

..FILE:digital watch.c#include int S[10]={0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xd8,0x80,0x90};int i

리포트 | 15페이지 | 1,000원 | 등록일 2007.06.16

다운로드 장바구니
논리회로 설계 및 구현-프로젝트명 : 디지털 시계 제작을 통한 논리회로 설계 및 구현

논리회로 설계 및 구현프로젝트 보고서디지털 시계 제작논리회로 설계 및 구현프로젝트 보고서프로젝트명 : 디지털 시계 제작을 통한논리회로 설계와 구현과 목논리회로교수님조 원제출일 ... 완성(측면)27그림 18-1 참고회로128그림 18-2 참고회로229논리회로 디지털 시계 설계 및 구현0. 서론주변에서 흔히 볼 수 있는 디지털시계는 카운터를 이용해 설계할 수 있 ... -> Outputs from ÷5e. IC / 4011f.오실레이터 1Mhz2. 설계회로도1) 전체 회로도그림2 디지털 시계 블록도2) 회로 상세 분석a. 1Hz clock 발생회로기준

리포트 | 76페이지 | 4,000원 | 등록일 2010.09.13 | 수정일 2014.11.20

다운로드 장바구니
디지탈 시계설계[파워포인트]

실험.digital clock소개시계성능회로(동작원리)구성요소고 찰..PAGE:25디지털 시계 설계 발표소개김홍태9705-130김준오9705-124이미진9905-1765 조 ... 성능회로(동작원리)구성요소고 찰..PAGE:10디지탈실험.digi_소개시계성능회로(동작원리)구성요소고 찰..PAGE:11디지탈실험.digit_소개시계성능회로(동작원리)구성요소고 찰 ... ..PAGE:12디지탈실험.digita_소개시계성능회로(동작원리)구성요소고 찰..PAGE:13WWW.AMAZON.COM_디지탈실험.digital_소개시계성능회로(동작원리)구성요소고

리포트 | 42페이지 | 1,000원 | 등록일 2003.05.21

다운로드 장바구니
논리회로실험 - 제 10장 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계 결과보고서

1. IntroductionVHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계해보고 이를 Training Kit에 검증 ... 은 VHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계해보고 이를 Training Kit에 검증해보는 실험이었다. 7-s ... egment에 대해서 이해해보았고, 이를 출력으로 이용하여 디지털 시계를 설계해보았다. 초와 분, 시를 이용하여 시계를 표시했는데, 여기서 주의해야할 점은 4MHz 클럭을 분주하여 사용

리포트 | 32페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
Altera Quartus를 이용한 디지털시계 설계 소스 및 ppt 자료(시계,알람,스탑워치 기능포함 소스)

디지털 설계소스 및 파워포인트 자료목차1.시계의 기능 및 작동원리2.블록다이어그램 및 코드3.시뮬레이션 결과

리포트 | 15페이지 | 4,000원 | 등록일 2008.11.03

다운로드 장바구니
[디지털] [텀프로젝트]Maxplus2를 이용한 디지털시계 설계

시간을 나타내는 워치와 스탑워치, 이둘을 선택하는 모드셀 부분으로 구성되어 있고, 이들을 출력할수 있는 7세그먼트로 구성되어 있습니다.

리포트 | 20페이지 | 8,000원 | 등록일 2004.12.24

다운로드 장바구니
Altera FPGA 와 Max+2 를 이용한 알람 기능의 디지털 시계 설계 및 구현

진행되고 있는 시간이 멈추게 되는 현상을 우려 할수 있기 때문이다. 때문에 현재 시간설정 ↔ 일반시간 표시모드를 하는 Switch_1과 알람시간설정 ↔ 일반시간 표시모드의 양 동작을 분리해서 설계한다.

리포트 | 41페이지 | 2,500원 | 등록일 2007.03.29

다운로드 장바구니
[회로설계]VHDL로 구현한 LCD(시계표현) 및 세그먼트(알람시각)를 이용한 디지털 시계

JDF E// Created by ISE ver 1.0PROJECT lcd_seg_watchDESIGN lcd_seg_watch NormalDEVKIT xcs10-3pc84DEVFAM spartanFLOW FPGA Express VHDLMODULE count25.vhd..

리포트 | 1페이지 | 3,500원 | 등록일 2003.12.08

다운로드 장바구니
디지털 시계 회로 제작 보고서

전기전자 기초실험 및 설계Term Project 보고서디지털 시계 회로 제작1. 실험 주제디지털 논리 회로를 이용한 디지털 시계 제작2. 실험 원리그림 1. 디지털 시계 회로그림 ... 1은 우리 조가 설계한 디지털 시계의 회로도이다. 이 회로를 구성하기 위해서는 ? 하부의 발진회로 및 분주회로와, ? 중반부에 74LS90과 74LS92로 이루어진 카운터의 동작 ... 발진회로는 디지털 시계에 안정적인 클록을 제공할 목적으로 설계되는 회로다. 우리 조는 RC 발진회로를 이용하였다(그림 2). RC 발진회로는 일정한 주기의 펄스를 발생시키는 회로

리포트 | 6페이지 | 1,000원 | 등록일 2021.05.27

다운로드 장바구니
판매자 표지

LG디스플레이 회로설계직 합격자소서 입니다

들에게 지기 싫어서 더욱 열심히 노력했습니다. 특히, 이 경험을 통해 회로에 대한 문제 해결 능력을 키울 수 있게 되었습니다.2012년 1학기에 디지털회로 설계 및 언어라는 과목을 들 ... 었습니다. 주로 verilog HDL을 사용하여 디지털회로를 구현하는 수업이 대부분을 차지했습니다. 중간고사가 끝난 후, 교수님이 제시한 프로젝트는 디지털 시계 제작이었습니다. 수업 ... 이 됐습니다. 그 당시, 디지털회로실험의 다음 단계의 수업인 디지털회로설계 및 언어를 듣고 있었기 때문에, 저 역시 회로에 대한 문제 해결 능력, 문제점에 대해서 여러 가지로 접근

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.11.19

다운로드 장바구니
디지털 시계 만들기 제안서

[프로젝트 개요]디지털 시계란 카운터를 이용해 설계할 수 있는 대표적인 순차 회로 중 하나이다. 카운터, 7-Segment, 분주 회로, 오실레이터 등을 사용해 디지털 시계 ... 를 구성하며 Flow Chart를 토대로 디지털 시계의 설계를 진행한다.? 디지털 시계 설계 Flow Chart(1) 시/분/초 표시 기능? 크리스탈 오실레이터에서 크리스탈 칩을 통해 ... , 7490 IC를 사용한 1/10 분주 회로를 1번 거쳐 10MHz를 1Hz로 만들어 준다.(2) 초시계에서 1분은 60초로 이루어져 있으며, 초는 0부터 59까지 카운트한 이후에 다시

리포트 | 6페이지 | 2,000원 | 등록일 2021.06.01

다운로드 장바구니
중앙대학교 전자전기공학부 2학년 2학기 전기회로설계실습 7.RC회로의 시정수 측정회로 및 방법설계 예비보고서 A+보고서

: digital 또는 초점이 있는 analog 시계3. 설계실습계획서3.1 DMM으로 전압을 측정할 때 내부저항이 매우 크다는 것을 앞에서 실험하였다. DMM의 내부저항을 측정 ... time constant 를 측정하고자 한다. 시계를 이용하여 충전시간을 측정하거나 방전시간을 측정하는 방법을 설계하여 제출하라. (스위치를 사용하는 것이 바람직하며 한번만 측정하지 말 ... 전기회로 설계 및 실습 계획서7.RC회로의 시정수 측정회로 및 방법설계1. 목적주어진 시정수를 갖는 RC회로를 설계하고 이를 측정하는 방법을 설계한다.2. 실습준비물전압안정 직류

리포트 | 8페이지 | 1,000원 | 등록일 2020.09.10

다운로드 장바구니
판매자 표지

BCD code, 세븐 세그먼트에 대한 이론 및 회로

형이다.4. Simulation 결과6. 참고 문헌(1) verilog를 이용한 디지털 시스템 설계(Charle Roth, Lizy Kurian John, Byeong Kil LEE ... 저)(2) Verilog HDL 디지털 설계와 합성의 길잡이(sam ir Palnitkar 저)(3) Verilog HDL을 이용한 디지털 시스템 설계 및 실습(신경욱 저) ... 이 배치되어 있고, 위쪽 사각형의 아래 획과 아래쪽 사각형의 위쪽 획이 합쳐진 모양이다. 7세그먼트 표시장치의 각 획은 맨 위 가로 획부터 시계 방향으로 마지막 가운데 가로 획

리포트 | 5페이지 | 2,500원 | 등록일 2023.06.22

다운로드 장바구니
디지털 논리회로 수업 요약 레포트

한 연속적인 값을 갖는다. 이러한 전기 전자신호.일상생활에서 사용하는 전자기기는 아날로그 신호를 디지털 신호로 변환하여 사용한다. 시계로 예를 들면, 초침과 분침이 회전하는 형태의 눈 ... 금 시계는 아날로그 시계이고 시간이 숫자로 표시되는 형태의 시계는 디지털 시계이다. (2) 디지털 시스템과 아날로그 시스템전기 전자회로는 취급하는 신호의 성격에 따라 아날로그 ... 와 외부 잡음에 강하다.둘째, 디지털 시스템은 설계하기 용이하다.셋째, 디지털 시스템은 프로그래밍으로 전체 시스템을 제어할 수 있어서 규격이나 사양 변경에 쉽게 대응할 수 있다.넷째

리포트 | 41페이지 | 3,000원 | 등록일 2021.06.21

다운로드 장바구니

이전10개 1 2 345 6 7 8 9 10 다음10개

파워링크

신청하기