"논리회로실험 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl moore mealy 디지털 논리 설계 FPGA 타이머 ram 결과보고서 Shift Register 보고서 ALU Shift Register 스톱워치 7447 설계 logic works

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 결과보고서" 검색결과 621-640 / 1,359건

아주대학교 논리회로실험 실험2 예비보고서

실험2 예비보고서IEEE Code of Ethics(출처: http://www.ieee.org)We, the members of the IEEE, in recognition of ... of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험학 번:성 명:EXPERIMENT 2 ... - CMOS의 회로의 전기적 특성 -1. 실험목적1) CMOS를 이용한 논리소자가 Logic level을 판별하는 방법과 이상적인 논리 소자와 달리 실제 논리 소자가 어떤 특성을 가지

리포트 | 9페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
플립플롭을 이용한 카운터 및 시프트 레지스터

21장 플립플롭을 이용한 카운터 및 시프트 레지스터 실험 보고서실 험 일학 과학 번성 명1. a)회로도&시뮬레이션결과b) 조교 결과 확인CPDQQ0 ... */B*/C*Dc) BCD 카운터 회로 구현21장 플립플롭을 이용한 카운터 및 시프트 레지스터 실험 보고서실 험 일학 과학 번성 명자체평가1) 순차논리회로는 입력의 조합 ... 을 이용한 카운터 및 시프트 레지스터 실험 보고서실 험 일학 과학 번성 명1. a)회로도&시뮬레이션결과b) 조교 결과 확인CPDQQ000101010001100111101001000101011101

리포트 | 5페이지 | 1,000원 | 등록일 2017.11.15

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 4주차 사전보고서

2019년 전자전기컴퓨터설계실험24주차 사전보고서1. always 구문과 initial 구문의 차이점에 대하여 조사하시오.두 구문 모두 조합논리회로와 순차논리회로의 설계, 설계 ... 의 복합형도 사용할 수 있다. 또한 always는 시뮬레이션 시간의 진행에 관련된 제어가 포함되어야 무한 루프, 교착 상태가 발생하기 않게 된다.initial : 논리회로의 설계 ... 된다. 논리합성이 지원되지 않기에 시뮬레이션을 위한 테스트벤치에 사용한다. 즉 always와는 다르게 복잡한 논리 회로를 내부 블록에서 작성할 수 없으며 테스트벤치에서 타이밍 제어

리포트 | 6페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
논리게이트 결과

REPORT결과보고서1. 실험제목논리게이트2. 실험결과ANDORNOT입력1(V)입력2(V)출력(V)입력1(V)입력2(V)출력(V)입력1(V)출력(V)000.03000.0604 ... 을 알아보고 TTL 논리 게이트의 문턱 전압에 대해 알아보는 실험이었다. 실험 방법에서 칩에 전원을 인가하기 전에 인가전압을 확인하라는 말이 적혀 있었는데 예비보고서를 쓰는 과정 ... 는지 자세히 기술하시오.이번 실험에서는 디지털회로 시간에 배운 논리게이트들을 회로에 결선을 하고 전원을 인가하여 입출력 전압을 측정하고 확인하였다. 칩의 접지 핀이 반드시 전원공급기

리포트 | 4페이지 | 1,000원 | 등록일 2017.10.23

다운로드 장바구니
[예비레포트] 숫자표시기 아두이노

이 있다. 그림5는 7446/7의 핀 배치를 보여주고 있다. 그림6에 7446/7 driver를 통해 BCD코드 입력을 숫자표시기에 접속한 회로를 보여주고 있다.실험기기랩톱pc ... .naver.com/entry.nhn?docId=750548&ref=y" 검출기나 비교기로서 사용된다예비보고서(1)0에서 9까지의 10진수 숫자를 2진수로 바꾼 4bit를 입력으로 사용 ... 숫자표시기 아두이노개요기존에 수행했던 숫자표시기 회로의 동작을 아두이노를 이용해 되풀이 해보고, 과거회로와 비교하여 어떤 부분을 프로그램으로 대체해 응용할 수 있는지 학습

리포트 | 5페이지 | 1,000원 | 등록일 2019.08.22

다운로드 장바구니
디지털회로실험 교안.hwp

263. 예비 보고서 314. 실험 기자재 및 부품 335. 실험 방법 및 순서 336. 실험 결과 34실험 5. 산술논리연산회로(1) 35실험 6. 산술논리연산회로(2) 351 ... 게이트11. 실험 목적 12. 기초 이론 13. 예비 보고서 44. 실험 기자재 및 부품 65. 실험 방법 및 순서 66. 실험 결과 7실험 2. 가산기 91. 실험 목적 92 ... . 기초 이론 93. 예비 보고서 144. 실험 기자재 및 부품 155. 실험 방법 및 순서 166. 실험 결과 16실험 3. 다중화기와 역다중화기 181. 실험 목적 182. 기초

리포트 | 79페이지 | 1,000원 | 등록일 2017.10.23 | 수정일 2020.11.26

다운로드 장바구니
Labview를 이용한 통신 시스템 시뮬레이션(Function Generator, 오실로스코프) 보고서

으로 받아들이지 못한다. 하지만 만약 외부회로를 구성한다면 더 높은 전압도 측정가능할 것으로 예상된다.결과보고서1. 수행-1을 완성하고 주어진 Low pass 필터를 측정하고 결과 ... 하고, 데이터를 획득한다.3.실험 내용-Function Gernerator, Oscilloscope를 연동하여 생성과 수집을 이해한다.예비보고서1. Function Gnerator ... 게 일어났고, 차이도 이로 인해 나타났다고 생각된다.또한 수행1에서 확인했듯이 높은 주파수의 신호를 회로에 인가했을 때 위상차가 커짐을 확인하였다.결론실습-1의 내용은 다른 실험

리포트 | 28페이지 | 3,000원 | 등록일 2019.09.07

다운로드 장바구니
실험보고서 양식

기초전자전기실험 보고서: PLC제어▶ 과목명: 기초전자전기실험▶ 전공: 기계공학부▶ 분반:▶ 학번:▶ 이름:▶ 실험날짜:I. 실험목적1. RLC 직렬 및 병렬 회로를 직접 구성 ... 에 대 하여 알아본다.II. 실험 이론1. RLC 회로 : p2. 아날로그 제어와 PLC제어 비교III. 실험순서 및 방법1. R2. R3. P4.5.6.7.IV. 실험결과1. 래더 ... 해본다.2. RLC 회로의 임피던스, 어드미턴스, 리액턴스, 위상각, 공진주파수에 대하여 알아 본다.3. 오실로스코프와 함수 발생기를 이용하여 직렬 및 병렬 공진회로와 공진 특성

리포트 | 6페이지 | 1,000원 | 등록일 2020.01.04

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 Full Adder ... 1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 ... (false)은 0, 논리적 참(true)은 1, x는 결과에 상관없는 값(dc; don't care) 이다. 또한 비트 단위 연산자가 있으며 여기에는 Bitwise AND (

리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

다운로드 장바구니
[기초회로실험] 전가산기(Full Adder) 결과보고서

기초회로실험I결과보고서전가산기의 설계서론전가산기 (Full adder)2진 숫자(비트)를 덧셈하기 위한 논리 회로의 하나. 온 덧셈기라고도 한다. 전가산기는 3개의 디지털 입력 ... 000111100001010111합(Sum) 자리올림(Carry)전가산기 논리식Sum bit :Carry-out:논리회로출처: [네이버 지식백과] 전가산기(IT용어사전, 한국정보통신기술협회 ... )대한전자공학회, , 교학사, 1994실험 방법은 다음과 같다.아래 회로를 bread board 상에 연결하고 logic lab unit의 작동을 통해 전가산기 진리표를 확인한다.전

리포트 | 5페이지 | 1,000원 | 등록일 2018.05.18

다운로드 장바구니
아주대학교 논리회로실험 실험5 예비보고서

실험5 예비보고서IEEE Code of Ethics(출처: http://www.ieee.org)We, the members of the IEEE, in recognition of ... this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.과목명: 논리회로실험EXPERIMENT 5- Decoder ... 는 것만으로 9의 보수(補數)를 간단히 만들 수 있는 장점이 있다.3. 실험 부품4. 실험 방법 및 결과 예상1) 2×4 decoder아래와 같은 회로를 구성하고 SW1와 SW2

리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 2주차 결과보고서

2019년 전자전기컴퓨터설계실험22주차 실험보고서학번 : 2015-610019성명 : 윤종민1. 실습1(자일링스 기본 사용법과 AND게이트 작성)실습1에서는 콤보박스와 자일링스 ... 를 각각의 A, B, C 포트에 지정하였다.2. 실습2(반가산기 회로 구현)실습2에서는 각각의 위 실습1과 같은 방법으로 각각의 논리 게이트를 여러개 사용하여 반가산기를 디자인 ... 에 알맞게 대응시켰다.이후 작성한 회로도와 코드를 FPGA에 성공적으로 프로그래밍하였다.그 결과 반가산기의 진리표와 부합하게 A와 B 중 하나만 입력하면(1, 2번 버튼 중 하나

리포트 | 9페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
논리 게이트 및 부울 함수의 구현(결과)

논리 게이트 및 부울 함수의 구현(결과)2012044011 김주형실험1.SN7408, 5[V], ANDABY000010100111실험2.ABCDY00 ... 고찰.이번 실험은 기초적인 부울 함수에 대한 개념과 이를 논리 게이트와 브래드보드를 이용해서 수치를 측정하고 눈으로 확인하는 실험이다.가장 기본적인 AND, OR, NOT게이트 ... *************00110010000101001100011101000010010101001011011000110101110011111SN7408, 5[V], AND실험3.SN7432, 5[V

리포트 | 5페이지 | 1,000원 | 등록일 2017.04.10

다운로드 장바구니
20장 기초 논리 회로 결과레포트

실험결과보고서실험 20. 기초 논리 회로1.실험이론논리 회로란 참 또는 거짓, 0 또는 1 등으로 표현이 되어지는 논리 함수를 회로로 만든 것으로, 순방향 바이어스에 대해서 ... .158554.44. 고찰이 실험을 통해 AND 논리회로와 OR 논리회로에 대해 알 수 있었고, 실제 실험 결과 이상적으로 0V, 5V가 출력되지는 않았으나 그에 가까운 값으로 원래 진리표에 맞는 출력 값이 나옴을 볼 수 있었다. ... 만 전류가 흐르는 다이오드의 성질을 이용하여 회로를 구성 할 수 있다. 기본적인 구성으론 AND 회로 OR 회로 NAND 회로, NOR 회로 등이 있으며 이 장에서는 AND 회로와 OR

리포트 | 2페이지 | 1,000원 | 등록일 2017.10.10

다운로드 장바구니
9. PLC 및 모터제어 실험

기계공학응용실험 보고서9. PLC 및 모터제어 실험학번:소속: 기계공학부성명:실험일자: 2018.11.21제출일자: 2018.11.26담당조교실험조원1. 실험목적자동화된 기계 ... 를 분류하는 실험을 PLC 로직 프로그램인 래더 로직 다이어그램을 작성하여 수행한다.3. 이론적 배경(1) 불대수(Boolean algebra)불대수란 2진 변수와 논리동작을 기술 ... 하는 대수를 말한다. 논리회로의 형태와 같은 구조를 기술하는데 필요한 수학적 이론으로 변수들의 입출력 관계를 대수적으로 쉽게 표현할 수 있다. 2진 변수란 참(T,ON)과 거짓(F

리포트 | 13페이지 | 1,000원 | 등록일 2019.09.15

다운로드 장바구니
판매자 표지

디지털회로 결과 보고서[부울대수(Boolean Algebra)와 조합 논리 회로]

디지털 회로 실험 결과 보고서 #2실험 2. 부울대수(Boolean Algebra)와 조합 논리 회로과 목담당교수제 출 일분반/조학 번이 름1. 실험 목표- 부울 대수를 이용 ... 에서 예상과 같은 결과를 얻게 되었다. 그리고 위 1번 실험에서의 회로를 간략화 하여 2번 실험의 회로를 구성하여 같은 결과값, 즉 LED가 같은 상황에 불이 켜졌으며, 3번, 4번 ... 실험에서 각 IC소자만을 이용하여 회로를 구성하였고 마찬가지로 같은 결과 값을 얻게 되었다.4. 고찰1번 실험에서 표현한 회로를 2번 간략화해서 표현도 해보고 3번에서 NAND

리포트 | 6페이지 | 1,000원 | 등록일 2018.06.12

다운로드 장바구니
[기초전자회로실험2] FPGA Board를 이용한 FSM 회로의 구현 예비보고서

되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목FPGA Board를 이용한 FSM 회로의 구현2 ... 한 비동기식 카운터 회로보다 훨씬 높습니다.? 4 비트 동기 카운터는 매 클럭 펄스마다 순차적으로 카운트하기 때문에 결과 출력은 0 ( 0000 )에서 15 ( 1111 )까지 증가합니다.5. 실험방법 및 순서 ... 1Preliminary report Electronic Engineering기초전자회로실험FPGA Board를 이용한 FSM 회로의 구현자료는 실제 실험을 바탕으로 작성

리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[텀프] 아날로그회로설계(op-amp) 텀프로젝트 파형발생기

아날로그 회로 설계 및 실험Term Project 보고서ㅁㅁㅁㅁㅁOP-AMP를 응용한 파형발생기(Waveform generator)목 차1. 주제 소개2. 작품 동기 및 목적3 ... . 사용 부품4. 작품 상세 설명5. 회로도 및 시뮬레이션 설명6. 관련 이론 설명7. 실험과정 분석8. 시연 시각화 자료9. 작품 결과 및 고찰10. 참고자료1. 주제 소개1 ... 이다.2. 동기 및 목적2?1. 동기본격적인 전자회로를 구성하는 실험을 시행하려 할 때, 회로 또는 소자의 정상작동을 해석하기 위해서는 입력과 출력을 확인하는 것이 기본이다. 이때

리포트 | 23페이지 | 3,000원 | 등록일 2019.12.30 | 수정일 2020.01.03

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 논리함수와 게이트 결과 레포트 입니다

아날로그 및 디지털 설계 실습8# 논리함수와 게이트결과 레포트설계실습 8. 논리함수와 게이트1. 목적 : 여러 종류의 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2. 실습 ... 에 여러 개의 AND 게이트와 OR 게이트를 직렬로 연결하는 실험을 할 때, 각 Quad 게이트에서 하나의 게이트를 사용하였고, 그 결과 Quad 게이트를 여러 개 붙여서 회로 ... 사양을 만족하는가? 그렇지 않았다면 그 이유를 분석하라.설계실습계획서에서 설계한 회로의 구성이 적절하여 만족스런 결과를 얻을 수 있었다.(3) 설계실습이 잘 되었다고 생각

리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
실험- 플립플롭의 기능

[실험 ‘15’] ‘플립플롭의 기능< 결과보고서 >조 :학번 및 이름 :제출일자 : 2018.10.16● 실험 결과 정리1. 7432를 이용하여 구성한 회로와 진리표A와 Qn ... 이 0인 경우를 제외하고 모두 Qn+1은 모두 1이 나왔다. (LED켜짐)2. 7402를 이용하여 구성한 회로실험1과 반대로 A와 Qn이 0일때만 Qn+1에는 1이 들어왔다.(LED ... 의 출력이 다른 게이트의 입력으로 다시 연결되는 Feedback 형태를 가지고 있다. 위의 실험3에서 구성한 회로인 S-R래치는 입력이 S와 R로 2개이며 S=set, R=reset이

리포트 | 5페이지 | 1,000원 | 등록일 2018.10.23

다운로드 장바구니

이전10개 27 28 29 30 313233 34 35 36 다음10개

파워링크

신청하기