"논리회로실험 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

서강대 디논실 디지털 논리 설계 FPGA 타이머 ram 결과보고서 Shift Register 보고서 ALU Shift Register 스톱워치 7447 설계 logic works

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 결과보고서" 검색결과 581-600 / 1,359건

기계공학응용실험 A+, 9장 PLC 응용실험

된다. 프로그램의 교체 또는 입력, 모니터링이 필요할 때는 컨트롤러에 프로그램 장치를 추가로 연결시켜 작업을 수행한다.4. 실험결과 (회로에 대한 설명)위의 사진과 같이 래더 다이어그램 ... 해서 수업시간에 배운 내용을 점검하면서 공부할 수 있었고, 다시 보고서를 작성하며 PLC회로에 대해서 복습할 수 있었다. ... 래더 로직 다이어그램(ladder logic diagram)을 작성하여 수행한다.3. 이론적 배경실험에 앞서 PLC의 래더 다이어그램의 기본이 되는 디지털 논리체계의 이해를 위한

리포트 | 5페이지 | 1,000원 | 등록일 2020.01.03

다운로드 장바구니
서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

가. Materials(Equipments, Devices) of this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 103. Results of this Lab (실험 결과 ... (Complementary metal-oxide-semiconductor) HYPERLINK \l "주석2"[2]CMOS는 MOSFET을 활용해 만든 디지털 논리 회로이다. CMOS ... 은저항 값 = (입력전압 – LED를 켜기 위한 최소전압)/전류 이다.사전보고서에 나온 LED 동작 전압이 2V이고 전류가 10mA인 경우 5V에 연결할 때 필요한 전압 값은 이

리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

. 결론 (43)Ⅳ. 참고문헌 (44)1Ⅰ. 서론1. 실험 목적본 보고서에서는 베릴로그 HDL을 사용하여 순차 논리를 설계 및 실험한다. 플립플롭과 레지스터, SIPO를 행위수준 모델링 ... 으로 구현하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.2. 실험 이론2.1. Combinational Logic디지털 회로 이론에서 조합 ... 파일을 시뮬레이션 조건에 맞도록 수정하고 저장한다.3. 실험 결과3.1. 4-bit Parallel Data Transfer아래는 위의 과정으로 작성한 4비트 병렬 데이터 전송 회로

리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
(A+) 이학전자실험 555 timer(1) 실험보고서

이학전자실험 보고서555 Timer (1)실험 목적555 Timer를 이용해 Monostable mode 회로를 구성하여 그 출력 특성을 관찰하여 Monostable mode ... 2 중 하나인 Monostable Operation 회로를 구성하여 그 Time Period와 파형 변화를 측정함으로써 그 동작 특성을 확인하는 실험이었다.실험 결과 Trigger ... 의 기본 특성을 확인한다.555 Timer를 이용한 Not Gate 회로를 구성하여 입력 전압 변화에 따른 출력 전압의 특성을 관찰해 그 특성과 555 Timer를 이용한 논리 회로

리포트 | 9페이지 | 2,000원 | 등록일 2020.06.22 | 수정일 2021.07.23

다운로드 장바구니
판매자 표지

<A+> AND, OR, NOT 게이트 실험보고서 (예비, 결과)

예비 보고서(3주차)학 번 : 12142046이 름 : 박재용제출일 : 2017. 09. 11실험 제목 : AND, OR, NOT 게이트 실험실험 목적실험 목적논리 게이트인 ... ?docId=2835921&cid=40942&categoryId=32830결과 보고서(3주차)학 번 : 12142046이 름 : 박재용제출일 : 2017. 03. 21실험 제목 ... AND, OR, NOT 게이트의 동작특성을 이해한다.AND, OR, NOT 게이트의 진리표와 논리식을 실험을 통해 확인한다.실험 이론 :디지털 논리회로디지털 회로는 2개의 불연속

리포트 | 9페이지 | 1,500원 | 등록일 2018.11.10

다운로드 장바구니
판매자 표지

<A+> 드 모르간의 법칙 실험보고서 (예비, 결과)

실험. 운문당[2] 김종훈. (2013). 컴퓨터 개론. 한빛 아카데미[3] 두산백과, 오거스터스 드 모르간, 두산결과 보고서(5주차)학 번 : 12142046이 름 : 박재용제출일 ... 회로를 간소화하는 능력을 익 힌다.논리소자의 동작을 이해한다.실험 과정 및 결과이번 실험에서는 브래드 보드상에 AND, NOT 게이트를 이용한 회로를 구성하고, 다이오드를 연결 ... 예비 보고서(5주차)학 번 : 12142046이 름 : 박재용제출일 : 2017. 09. 24실험 제목 : 드 모르간의 법칙실험 목적실험 목적드 모르간 법칙을 소자를 이용

리포트 | 8페이지 | 1,500원 | 등록일 2018.11.10

다운로드 장바구니
실험22_flip-flop 회로_결과레포트

실험22. flip-flop 회로실험일 : 2000 년 00 월 00 일제출일 : 2000 년 00 월 00 일학 과학 년분 반조학 번성 명전자전기공학부2▣ 결과보고서1. 실험 ... .404. 실험고찰이론적으로는 RS와 JK, D FF을 알아보았으나, 기본적으로 순서논리회로의 확장 영역이며, RS FF의 경우 JK와 D FF을 구성하는 필수적인 요소이기 때문에 RS ... FF의 작동만을 고려하여 실험하였다.이 실험을 통해 주안점을 두고 살펴본 부분은, -실제로 이미 결과를 알고 있는 상태에서 그 결과가 맞게 구현해내는 회로 구성 능력이 실험 목표

리포트 | 4페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
[예비레포트] 기초 시퀀스 회로 실험

다.한시 지연형동작과 복귀시간이 늦게되는 타이머그림5. 타이머의 시한 회로 접점과 논리 심벌 및 동작예비보고서다음의 시퀀스 회로에 사용되는 소자의 동작에 대해 숙지하고, 결과를 예측 ... 한다.릴레이를 이용한 램프 직접제어OR 논리회로를 이용한 램프제어AND 논리회로를 이용한 램프제어실험기기시퀀스 실험 장치판, 스위치, 릴레이, 타이머, 30W 백열등, 연결선 PAGE \* MERGEFORMAT 2 ... 기초 시퀀스 회로 실험개요시퀀스 회로의 기본개념과 기본소자에 대하여 이해하고 시뮬레이션을 이용하여 시퀀스 회로의 원리를 익힌다.관련이론시퀀스 제어그림1. 시퀀스 제어 시스템 개념

리포트 | 6페이지 | 1,000원 | 등록일 2019.11.26

다운로드 장바구니
기초전자회로실험 예비보고서 - 인코더, 디코더와 7-Segment Display

능력 향상을 위한 전기, 전자, 통신, 컴퓨터공학 기초전공실험, (2011년)예비보고서 기초전자회로실험1 실험일: 년 월 일 ... 를 표현하는 것이다 .그리고 다른 말로는 FND(Flexible Numeric Display)라고 표현하기도 한다.실험회로 및 시뮬레이션 결과4.1 인코더4.1.1) 설계문제1 : 3 ... 화하여 논리회로를 구성한다. 구성한 회로의 BCD 인코더 역할 수행 여부를 확인한다. 이 때 최소 IC 개수를 사용할 수 있도록 설계하고 실험할 때 출력단자에는 LED를 사용한다.4

리포트 | 9페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 예비 보고서

디지털논리회로실험예비 보고서[8주차]실험 7. Finite State Machines1. 실험 목적1) Finite state machine (FSM) 회로를 설계하고 분석할 수 ... : 2-Input OR gate4. 실험 과정 및 예상 결과1) 중간고사 1-(a)번의 회로를 TTL과 FPGA(schematic)로 구현하여 동작 확인최소화된 상태표 및 카르노맵 ... 만 결정됨② Melay type : 출력이 현재의 상태와 현재의 입력에 의해서 결정됨3) 카운터 : 카운팅을 하는 데 사용되는 회로① 비동기 카운터 : 플립플롭들의 클럭이 하나

리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
회로실험I 예비보고서 - 반가산기와 전가산기

회로실험I 6주차 예비보고서실험 6. 반가산기와 전가산기목적? 반가산기와 전가산기의 원리를 이해한다.? 가산기를 이용한 논리회로의 구성능력을 키운다.2진 연산(Binary ... Arithmetic)- 2진수 체계는 모든 디지털 시스템의 기초- 2개의 2진 digit 가산은 합 digit와 자리올림 digit의 2개의 digit로 결과가 얻어짐AB덧 셈 결 과 ... 와 자리올림수 C가 발생하는데,이때 두 출력을 동시에 나타내는 회로를 반가산기라 함전가산기(Full Adder)- A, B 두 입력 외에 앞단으로부터 1개의 자리올림수도 동시

리포트 | 3페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 5주차 결과보고서

2019년 전자전기컴퓨터설계실험25주차 실험보고서1. 실습1 2:4 디코더 설계실습1에서는 2:4 디코더를 디자인하는 것이 목표이다.코드는 다음과 같이 case 문을 통해 작성 ... 하였고,View Technology Schematic을 실행한 결과 위와 같은 논리회로가 디코더 내에 존재함을 확인할 수 있었다.또한 실제 실습 결과 아무것도 입력하지 않았을 때 ... 와 같은 논리회로가 인코더 내에 존재함을 확인할 수 있었다. 즉 encoder의 회로도와 일치함을 보여주었다.테스트벤치 시뮬레이션도 4:2 인코더의 결과와 동일한 파형이 나왔다.위

리포트 | 16페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
기초전자회로실험 예비보고서 - n-bit 이진가산기

, 전자, 통신, 컴퓨터공학 기초전공실험, (2011년)예비보고서 기초전자회로실험1 실험일: 년 월 일 ... 계산 부분을 n-bit이진 가산기로 구성할 수 있다고 생각하면 된다실험회로 및 시뮬레이션 결과4.1 XOR 게이트◈ 논리식 을 만족하는 회로를 구성하고 진리표를 작성한다. 진리표 ... 실험 제목 : N-Bit 이진계산기실험에 관련된 이론XOR 게이트: N개의 INPUT중 홀수개가 참인 경우OUTPUT으로 참의 결과를 내놓는다. 진리표와 게이트 모양은 아래와 같

리포트 | 7페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

다운로드 장바구니
CMOS 연산 증폭기 결과보고서

실험18. CMOS 연산 증폭기[결과보고서]제 출 일학 과과 목담당교수이 름이 름학 번학 번1. 실험 목적1. 기본 2단 CMOS 증폭기 구조에 대한 내부 구조를 이해한다.2 ... 없을 때t50t90t50t901.5ms4.3ms2.5ms4ms3) 결과분석실험을 진행한 회로에는 부하 커패시터가 존재한다. 이러한 커패시터가 존재할 경우 논리 게이트가 입력 ... 을 때100Ω 없을 때t50t90t50t901.591ms4.607ms2.649ms4.286ms실험을 진행한 회로에는 부하 커패시터가 존재한다. 이러한 커패시터가 존재할 경우 논리

리포트 | 10페이지 | 5,000원 | 등록일 2020.04.02

다운로드 장바구니
판매자 표지

제10장 래치와 플립플롭 예비보고서

제10장 래치와 플립플롭-예비보고서-1) 실험의 목표- 순차논리회로에 대한 개념을 이해한다.- 래치의 동작원리를 이해한다.- 래치의 동작을 실험을 통해 이해한다.- 플립플롭 ... 의 동작원리를 이해한다.- 플립플롭의 동작을 실험을 통해 이해한다.2) 이론 및 실험- 순차논리회로디지털회로는 크게 조합논리회로(combinational logic)와 순차논리회로(s ... equential logic)로 분류된다.조합논리회로는 현재의 순간의 출력이 현재 순간의 입력에 의해서 결정되는 논리회로이다.순차논리회로는 현재 순간의 출력이 현재 순간의 입력

리포트 | 15페이지 | 1,500원 | 등록일 2020.02.11

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

, XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 및 ... 1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험결과NAND2 (0,0)NAND

리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
판매자 표지

<A+> 플립플롭 실험보고서 (예비, 결과)

를 확인한 후. 이를 예상치와 비교하고 그 결과를 표에 기록한다.논리회로 실험장치 또는 전원공급기의 공급전압을 설정하고, 오실로스코프 또는 멀티미터를 사용하 여 전압을 확인 ... 한다.소자 의 14번 핀은 +Vcc에 연결하고, 7번 핀은 접지한다.결과는 타이밍도에 나타낸다.논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정하고, 오실로스코프 ... 또한 꼭 넣어 함께 확인할 수 있도록 해야겠다. 이를 제외하면 이번 실험은 간단했고 오차나 오류를 찾기 힘든 실험이었다.결과 보고서(13주차)학 번 : 12142046이 름

리포트 | 13페이지 | 1,500원 | 등록일 2018.11.10

다운로드 장바구니
판매자 표지

<A+> 부울대수의 정리 실험보고서 (예비, 결과)

한다.부울대수식을 이용한 논리회로의 간략화 및 논리식 표현을 익힌다.다양한 논리회로를 부울대수식으로 표현하는 능력을 배양한다.실험 과정 및 결과이번 실험에서는 브래드 보드상에 AND ... 예비 보고서(4주차)학 번 : 12142046이 름 : 박재용제출일 : 2017. 09. 17실험 제목 : 부울대수의 정리실험 목적실험 목적부울대수(Boolen algebra ... )의 기본적인 공리와 정리를 이해하고 증명한다.부울대수식을 이용한 논리회로의 간략화 및 논리식 표현을 익힌다.다양한 논리회로를 부울대수식으로 표현하는 능력을 배양한다.실험 이론 :부울

리포트 | 9페이지 | 1,500원 | 등록일 2018.11.10

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목Verilog 언어를 이용 ... 1Result report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕으로 작성 ... 한 Sequential Logic 설계2. 실험결과 및 사진SR Flip-FlopT Flip-FlopD Flip-FlopSR Latch module Test Bench sourceSR Latch

리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험2] "FPGA Board를 이용한 FSM 회로의 구현" 결과보고서

1Result report Electronic Engineering기초전자회로실험FPGA Board를 이용한 FSM 회로의 구현자료는 실제 실험을 바탕으로 작성되었으며,보고서 ... 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목FPGA Board를 이용한 FSM 회로의 구현2. 실험 ... 마다, 미리 정해진 순서대로, 상태가 변하는, 순서논리회로 또는 레지스터인 Counter에 대해 학습하고 CLK에 따라 동시에 트리거 되는 동기식 카운터(병렬 카운터)와 비동기식 카운터

리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니

이전10개 25 26 27 28 293031 32 33 34 다음10개

파워링크

신청하기