"논리회로설계및실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 성결대 논리회로 실험12 멀티플렉서 4bitfulladder 두더지 잡기 센서입력처리

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계및실험" 검색결과 621-640 / 1,755건

[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

1Preliminary report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕 ... (Test bench)테스트벤치는 HDL 로 설계한 논리회로를 시뮬레이션 검증을 하기 위해 사용한다. FPGA 등의 기계가 없이 테스트를 할 수 있으므로 회로 테스트에 용이 ... 으로 작성되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목Verilog 언어를 이용

리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
시립대 전전설2 [2주차 결과] 레포트

전자전기컴퓨터설계실험 ⅡPost-reportHDL을 사용한 디지털회로 설계 툴 (Xilinx ISE) 사용법1. Introduction (실험에 대한 소개)가. Purpose ... 과 같이 A, B를 각각 입력 단자로 하는 논리합은 S, 자리올림은 C로 나온다. 그러나 이 AND, OR, NOT 등을 사용한 간단한 회로에서는 더욱 하위에서의 자리올림을 처리 ... 를 받아서 윗단의 계산을 할 수 있으므로 동작시간이 비교적 길게 걸린다는 단점이 있다.2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. 실험을 통해

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
RS-Latch와 D-Latch

의 정보를 데이터가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태전이가 필요하다. 래치 종류에 따라 입력은 한개 또는 두개를 사용한다. 논리 회로 ... 지만, 이 출력이 메모리를 포함하는 추가 시스템의 클럭 신호로 기능할 경우, 시스템은 설계된 동작에서 빠르게 벗어날 수 있습니다. 예를 들어, 한 입력에 논리 신호 A가 공급되고 다른 ... latch① NOR(7402), AND(7408) 및 INV(7404, 실제에서는 7402의 남은 gate를 쓰는 것이 편리하다.)를 사용하여 그림 2와 같이 회로를 꾸민다. D

리포트 | 5페이지 | 1,000원 | 등록일 2019.06.25 | 수정일 2021.06.28

다운로드 장바구니
시립대 전전설2 [1주차 결과] 레포트

전자전기컴퓨터설계실험 ⅡPost-reportHDL을 사용한 디지털회로 설계 툴 (Xilinx ISE) 사용법1. Introduction (실험에 대한 소개)가. Purpose ... LED를 점등하는 것이다. 이 실험의 가장 큰 핵심은 논리회로가 작동하는 원리를 파악하는 것과 논리회로의 HIGH, LOW 등이 스위치 등으로 ON OFF 식으로 인가되는 것을 여러 ... 과 같이 A, B를 각각 입력 단자로 하는 논리합은 S, 자리올림은 C로 나온다. 그러나 이 AND, OR, NOT 등을 사용한 간단한 회로에서는 더욱 하위에서의 자리올림을 처리

리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
[기초전자회로실험2] "FPGA Board를 이용한 FSM 회로의 구현" 결과보고서

았다.앞서 3bit Up-Counter를 설계하는 과정과 동일하게 4bit Up-Counter를 설계하고 이를 회로로 표현하고 회로의 구성 및 동작원리에 대해 먼저 알아본 이후 HDL ... 1Result report Electronic Engineering기초전자회로실험FPGA Board를 이용한 FSM 회로의 구현자료는 실제 실험을 바탕으로 작성되었으며,보고서 ... 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목FPGA Board를 이용한 FSM 회로의 구현2. 실험

리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[논리회로 및 실험1 결과보고서] 실험 13. 디멀티플렉서를 이용한 조합 논리 결과보고서

결과보고서실험 13. 디멀티플렉서를 이용한 조합 논리과목명담당교수담당조교학과제출일학번/이름1. 실험목표* 디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계* 오실로스코프 ... 를 이용하여 카운터-디코더 회로의 타이밍 다이어그램 작성2. 데이터 및 관찰내용이번 실험인 교통신호 제어논리에서의 관찰내용 및 데이터는 다음과 같다.여기서 G1 G0 는 그레이코드 ... 은 위 교통신호 제어논리에 대한 진리표이다.3. 결과 및 결론이번 실험은 디멀티플렉서를 사용하는 실험이었는데, 이전 실험인 멀티플렉서를 사용한 제어논리보다 조금 더 복잡한 실험이

리포트 | 5페이지 | 2,000원 | 등록일 2019.04.26 | 수정일 2019.05.27

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

1Result report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕으로 작성 ... 한 Sequential Logic 설계2. 실험결과 및 사진SR Flip-FlopT Flip-FlopD Flip-FlopSR Latch module Test Bench sourceSR Latch ... 되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목Verilog 언어를 이용

리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
디지털 논리회로(디논), ModelSim을 이용한 VHDL설계 (4bit full adder, 4비트 전가산기)

디지털 논리회로 [ModelSim을 이용한 VHDL 실습 과제]실습 내용: ModelSim을 이용해 4bit full adder를 설계하고 테스트벤치를 이용해 시뮬레이션 파형 ... 을 구하고 파형을 분석한다.-4비트 가산기의 구현 조건1. 1bit full adder의 동작을 포함한다.2. 1bit full adder를 설계할 때 XOR연산을 사용하지 않는다.3 ... logical 연산 동작을 한다.3-3. Cin의 초기값은 ‘0’이고 3ns간격으로 1과 0이 반복되며 바뀐다.1bit full adder의 설계과 구현CinXY01CinXY

리포트 | 7페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2021.10.21

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (10) Final Project

. Finite State Machine유한 상태 기계(finite-state machine, 이하 FSM)는 컴퓨터 프로그램과 전자 논리 회로를 설계하는 데 쓰이는 수학적 모델이 ... Final Project : Digital Watchpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 ... Watchpost-lab reportⅠ. 서론11. 실험 목적본 보고서에서는 베릴로그 HDL과 FPGA를 사용하여 디지털 시계를 설계한다. 이 디지털 시계는 [표 1]의 필수 동작과 선택

리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29

다운로드 장바구니
[예비레포트] Verilog 언어를 이용한 Sequential Logic 설계

기초 전자 회로 및 실험실험 제목 : Verilog 언어를 이용한 Sequential Logic 설계실험 목표1.Hardware Description Language(HDL ... )을 이해 하고 그 사용방법을 익힌다.2.Field Programmable Gate Array(FPGA) board 의 용도 및 기능을 파악하고 설계한 Digital IC 를 검증 ... 하는 방법을 익힌다.실험 재료Digilent Nexys4 FPGA BoardVivado Design Suite 2014.4실험 이론1. FPGA이미 설계된 하드웨어를 반도체로 생산하기

리포트 | 4페이지 | 1,000원 | 등록일 2019.04.06

다운로드 장바구니
[논리회로 및 실험1 결과보고서] 실험 12. 멀티플렉서를 이용한 조합 논리 결과보고서

결과보고서실험 12. 멀티플렉서를 이용한 조합 논리과목명담당교수담당조교학과제출일학번/이름1. 실험목표* 멀티플렉서를 사용하여 비교기와 패리티 발생기 구성 및 회로 테스트.* N ... -입력 멀티플렉서를 사용하여 2N개의 입력을 갖는 진리표 구현.* 테스트 회로에서 모의실험 결함의 고장 진단2. 데이터 및 관찰내용위의 MUX를 활용한 2비트 비교기 회로를 구성 ... . 결과 및 결론이번 실험은 데이터 선택기인 멀티플렉서(이하 줄여서 MUX)를 활용하여 2비트 비교기를 구성하는 실험이었다. 멀티플렉서에는 3개의 데이터 제어논리입력과 8개의 입력, 2

리포트 | 7페이지 | 2,000원 | 등록일 2019.04.26 | 수정일 2019.05.27

다운로드 장바구니
고려대 디지털시스템실험 (10주차 SImple Computer - Data Path)

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2017 전기전자공학부이름 : 박정훈학번 ... : 2014170951실험제목① Simple Computer - Data Path 설계실험목표① DATAPATH를 설계 및 구현하고 검증한다.기본지식1. 컴퓨터 시스템Control ... 논리 연산기(ALU) 제어가 이루어지며 사용자가 의도한 연산과정이 수행된다.컴퓨터 프로그램이 순서에 따라 한번에 하나씩 실행되는 명령어들로 구성되어 있으며실행 코드 및 데이터

리포트 | 10페이지 | 1,000원 | 등록일 2018.10.14

다운로드 장바구니
시립대 전전설2 [5주차 예비] 레포트

전자전기컴퓨터설계실험 ⅡPre-report5주차: Combinational Logic을 설계 및 실험1. Introduction (실험에 대한 소개)가. Purpose of ... 개의 입력중 어느 한 입력으로만 1이 들어오는 경우를 제외한 나머지 경우는 발생하지 않는다고 가정하여 설계된 것이다.\2. Materials & Methods (실험 장비 및 재료 ... 여 각각 조사하고, 예를 들어 설명하시오.디코더는 해독기라고도 한다. 이것은 임의의 입력 번호에 대응하는 출력만을 활성화시키는 논리 회로로, N 비트 2진 입력 신호를 M개(M=2N

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
쌍안정 회로와 RS래치 결과보고서 A+

을 다시한번 상기하게 되는 시간이었다. 그리고 디지털공학과 논리회로설계 시간에 학습한 내용들을 실습으로 접목을 시킨 점에서 의미가 깊다고 생각한다. ... Experiment-Report(11장 쌍안정 회로와 RS래치)1. 실험목적쌍안정 회로의 동작을 이해하고, 메모리 기본 소자의 개념을 파악한다.2개의 NOR 게이트 또는 2개 ... 고 gated D 래치를 구성하고 실험한다.래치와 플립플롭에 대한 응용을 살펴보고 D플립플롭을 실험한다.2. 자료 및 관찰RS래치(NOR)로 구성하고 data를 10으로 주었다. 불

리포트 | 5페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.11

다운로드 장바구니
한화케미칼 합격 자기소개서

. 총 3번의 전자전기컴퓨터설계실험을 통해 전기회로와 신호처리 바탕의 오실레이터, 논리회로와 TEXT LCD를 구현한 디지털시계, 전자회로 설계인 전자피아노를 구현하면서 공학도 ... 를 설명해주세요.300재미있게 수강했던 과목은 디지털논리설계, 전기회로, 제어공학, 창의공학기초설계, 전자전기컴퓨터설계실험입니다. 이중에서도 전자전기컴퓨터설계실험을 선택 ... 하겠습니다. 전공과 관련된 여러 과목 중 이론을 적용해 실험하고 직접 눈으로 확인 할 수 있었고 평소 어렵고 난해한 이해가 요구되는 전공지식을 재밌게 습득하고 이해할 수 있었기 때문입니다

자기소개서 | 3페이지 | 3,000원 | 등록일 2020.07.13

다운로드 장바구니
서울시립대학교 전전설2 3주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서는 verilog HDL 언어의 기본 사용법을 익힌다. 또한, 디지털 논리를 설계하는 여러가지 ... 나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 32. Materials & Methods (실험 장비 및 재료와 실험 ... 검증은 In-lab 에서 실행함)이 과정은 수행 과제에 사진으로 첨부하였다.2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. 수행 과제(1) Lab 1

리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
CMOS 연산 증폭기 결과보고서

을 때100Ω 없을 때t50t90t50t901.591ms4.607ms2.649ms4.286ms실험을 진행한 회로에는 부하 커패시터가 존재한다. 이러한 커패시터가 존재할 경우 논리 ... 이 50% 되는 시간은 Delay time이라고 하며 입력파형의 50% 지점에서 출력의 50% 지점까지의 지연시간을 의미한다.6. 실험결과 및 분석? DC동작1) 실험회로2) 실험 ... _{8}의 게이트와 소스 사이에 인가될 것이다.? 우수 부하 극점의 전체 보상1) 실험회로2) 실험결과구형파 및 10k 소스 연결100Ω 병렬 연결사인파 입력100Ω 있을 때100Ω

리포트 | 10페이지 | 5,000원 | 등록일 2020.04.02

다운로드 장바구니
9. PLC 및 모터제어 실험

기계공학응용실험 보고서9. PLC 및 모터제어 실험학번:소속: 기계공학부성명:실험일자: 2018.11.21제출일자: 2018.11.26담당조교실험조원1. 실험목적자동화된 기계 ... 의 제어 및 선형운동 모듈의 이송을 제어하는 실험과 다양한 물체가 흘러가는 컨베이어 시스템에서 물체의 특성에 따라 센서의 입력을 달리하여 입력의 상태에 따라 공압밸브를 이용해 물체 ... 를 분류하는 실험을 PLC 로직 프로그램인 래더 로직 다이어그램을 작성하여 수행한다.3. 이론적 배경(1) 불대수(Boolean algebra)불대수란 2진 변수와 논리동작을 기술

리포트 | 13페이지 | 1,000원 | 등록일 2019.09.15

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 2주차 사전보고서

2019년 전자전기컴퓨터설계실험22주차 사전보고서학번 : 2015-610019성명 : 윤종민1. PROM, PAL, CPLD, FPGA 차이점과 장단점PROM, PAL, CPLD ... , FPGA는 모두 PLD(Programmable Logic Device)인데 이는 소자 제조 후 사용자가 내부 논리회로의 구조를 변경할 수 있는 집적회로이다. 회로가 정의되지 않 ... 을 사용하는 순차 회로나 대용량 회로의 사용에 적합하다. 이러한 특징 덕에 FPGA는 더 유연하고 복잡한 설계를 가능하게 한다. 그러나 더 많은 칩이 들어가기에 칩 한 개당 고비용이

리포트 | 4페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
회로실험I 예비보고서 - 반가산기와 전가산기

회로실험I 6주차 예비보고서실험 6. 반가산기와 전가산기목적? 반가산기와 전가산기의 원리를 이해한다.? 가산기를 이용한 논리회로의 구성능력을 키운다.2진 연산(Binary ... 에 가산을 할 수 있는 회로- 두 개의 반가산기와 1개의 OR 게이트로 구성예비과제(1) 이론 부분을 이해하고 AND, OR 및 NOT 게이트만을 사용하여 전가산기를 설계하라.(2) 전가산기의 출력이 S = A?B?Ci 임을 진리표를 사용하여 확인하여라. ... 와 자리올림수 C가 발생하는데,이때 두 출력을 동시에 나타내는 회로를 반가산기라 함전가산기(Full Adder)- A, B 두 입력 외에 앞단으로부터 1개의 자리올림수도 동시

리포트 | 3페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니

이전10개 27 28 29 30 313233 34 35 36 다음10개

파워링크

신청하기