"병렬회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 공진회로 분압기 설계 전기전자 rlc 직렬공진 회로 분압기 설계 결과 전원의 출력저항 전자회로실험 쉬프트 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"병렬회로설계" 검색결과 601-620 / 3,257건

판매자 표지

한솔테크닉스_PS개발(TV개발)_합격자소서

설정’입니다. 스스로 목표를 계획하면 동기부여에 도움이 되어 목표 달성을 향해 나아갈 수 있기 때문입니다.[첫째, 회로설계로 향한 첫걸음 : 뚜렷한 목표의식으로 편입 합격]수학과 ... 적인 추진력으로 전자 공학도로서의 많은 경험을 위해 노력했습니다. 특히 회로이론, 전자회로 등 회로관련 과목을 수강하고 코멘토에서 직무부트캠프 멘토링을 진행하며 HW설계에 대한 깊 ... 어 layout을 비효율적으로 설계하여 제품 일부가 short나는 상황이었습니다. 회로설계를 맡았던 저는 제품의 외부와 내부의 최적점을 맞추고자 기구설계 엔지니어분과 함께 센서들과 포트

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.03.08

다운로드 장바구니
(기초회로 및 디지털실험) 16진 동기 및 비동기 카운터 설계

구동할 수 있다는 점이 동기식 계수기가 비동기식 계수기에 비해 복잡해도 일반적으로 많이 사용되는 이유이다.동기식 카운터는 회로를 구성하고 있는 모든 플립플롭의 클록 신호가 병렬 ... 를 0000→ 0001→ 0010→ … → 1001의 순으로 나타내는 소자이다. 2진수로 출력이 되므로 4개의 출력 단자가 있다.2. TTL chip을 이용한 회로도를 설계한다.16진 ... 며, 동기식 카운터이므로 모든 플립플롭이 하나의 공통된 클록신호에 의해 구동되고 모든 플립플롭이 같은 시간에 각각의 입력을 받고 그에 따라 상태가 바뀌도록 회로를 설계한다. 또한

리포트 | 7페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16

다운로드 장바구니
판매자 표지

서울대학교 일반대학원 산업공학과 연구계획서

률에 대한 효율적인 베이즈 추론 연구, 리튬 이온 배터리의 잔여 수명 예측을 위한 등가 회로 시뮬레이션 심층 네트워크 아키텍처 및 전이 학습 연구, 유동근로자를 활용한 업무분담계열 ... 의 균형성과 유동근로 전략과의 비교 연구, 제품군 내 제품 플랫폼 설계를 위한 협력 디자이너 간의 설계 변수 분산 결정 연구, 블록 각도 구조를 사용한 다중 목적 선형 프로그래밍을 위한 ... , 다중 고정 팔레트를 사용하는 유연한 첨단 제조 시스템을 위한 작업 일정 연구, 여러 대의 병렬 기계와 다양한 생산 속도를 갖춘 2단계 생산 시스템을 위한 생산 계획 수립 연구

자기소개서 | 2페이지 | 3,800원 | 등록일 2023.04.02

다운로드 장바구니
디지털 논리와 컴퓨터설계 제5판 7~12장 연습문제

의 선택변수 S1과 S0과 2개의 n비트 데이터 입력 A와 B를 써서 산술 연산회로를 설계하라. 회로는 올림(carry) Cin과 관련하여 다음의 8가지 산술 연산을 수행한다. 이 산술 ... 기는 3×2 ^{3}7.9 어드레스 디코더를 위해 한 개의 NOR게이트가 사용된 32Kx8 RAM의 디코더 회로를 그려라. 디코드 될 어드레스 선의 수는 20개이다. 이 디코드 ... (status) 비트 N(부호), Z(제로), V(오버플로), C(올림)를 각각 발생시키기 위한 논리회로를 그려라.sol)N=F _{7},Z= bar{F _{7} +F _{6}

시험자료 | 29페이지 | 2,000원 | 등록일 2022.01.05

다운로드 장바구니
판매자 표지

실습 7 예비보고서 Common Emitter Amlifier의 주파수 특성

전자회로설계 실습(10주차 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 7. Common Emitter Amlifier의 주파수 특성실습날짜교과목 번호 ... resistance* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.(A) 이전 실험의 2차 설계 결과회로(Ri 추가)에 대하여 모든 커패시터의 용량을 10 μF으로 하고 CE증폭 ... 에 따라 overall gain이 감소, 증가는 설계 실습 6에서 확인한 바 있다.RE가 증가, 감소에 따라 emitter에 병렬로 연결된 저항과 커패시터의 총 임피던스가 달라진다

리포트 | 1페이지 | 1,000원 | 등록일 2022.03.29

다운로드 장바구니
[A+] 전기회로설계실습 예비보고서 11. 공진회로(Resonant Circuit)와 대역여파기 설계

설계실습 11. 공진회로(Resonant Circuit)의 대역여파기 설계1. 목적RLC 공진 회로를 이용한 Bandpass, Bandstop filter를 설계, 제작, 실험 ... 서3.1 RLC 직렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C = 0.01 ㎌, 공진주파수가15.92 ㎑, Q-factor가 1인 bandpass filter를 설계하라 ... 과 transfer function을 확인할 수 있다.3.3 RLC 병렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C = 0.01 ㎌, 공진주파수가 15.92 ㎑, Q-factor

리포트 | 6페이지 | 1,000원 | 등록일 2022.01.10 | 수정일 2022.03.11

다운로드 장바구니
전자회로실험 예비보고서 -다이오드 응용회로 정류기, 리미터 ( A+ 퀄리티 보장 )

가 된다.직렬, 병렬 다이오드 리미터알 수 없는 이유로, 송신단과 수신단이 가까워졌다고 하자. 그러면 신호의 크기는 매우 커지게 되고, 그 결과 회로가 망가질 가능성이 높다. 그렇 ... 이 걸릴 수 있다. 아래의 그림 3-14 를 참조.바이어스된 2중 다이오드 리미터두 개의 다이오드 리미터를 병렬로 접속한 회로로서, 신호의 +반파와 ?반파 모두를 일정 레벨로 제한 ... 실험 3. 다이오드 응용 회로: 정류기, 리미터예비보고서1. 실험목적1) 반파 정류기의 출력 파형을 관찰 및 측정한다.2) 전파 정류기의 출력 파형을 관찰 및 측정한다.3) 전파

리포트 | 23페이지 | 1,000원 | 등록일 2020.12.03

다운로드 장바구니
최적화 방식을 활용한 임피던스 정합 최적화 설계 (캡스톤 디자인)

현장맞춤형 이공계 인재양성 지원사업실전문제연구단 연구 성과 보고서팀 정보팀명연구 주제인공 신경 회로망을 활용한 방산용 증폭기의 임피던스 정합 최적화 설계구성원구분이름학과휴대전화 ... 정합 회로도 및 스미스 차트? L, C 소자를 활용하여 정합 하는 기법? 직병렬 타입 L, C 소자를 활용하여 양호한 정합 특성을 얻을 수 있음.? 단기간 개발 및 다양한 요구 ... 듯이 요구되는 Cost Function에 만족할 때 까지 반복 작업을 통해 최적화를 완료 했다. 이러한 작업을 기반으로 ANN을 결합하여 고정 된 타입의 정합회로 뿐만 아니라 직병렬 L,

리포트 | 15페이지 | 3,500원 | 등록일 2021.06.17

다운로드 장바구니
디지털 논리회로(생능출판, 김종현) 1단원 정리

고, ‘0’과 ‘1’을 나타내는 대략적인 전압 범위만 유지하면 됨(회로는 연산 기능만 가지면 되기 때문에 시스템 설계가 더 쉬워짐)③ 크기와 가격이 점차적으로 감소함- 복잡한 회로 ... 로 연결한 경우에도 동일한 연산 수행 가능1.4.2. OR 연산- 전원과 램프 사이에 두 개의 스위치들이 병렬로 접속된 회로에서 두 스위치들이 모두 열린 상태로 있으면 램프가 꺼져 있 ... 지만, 둘 중의 어느 한 스위치만 닫아도 그 스위치를 통해 전류가 공급되므로 램프가 켜지게 됨- A OR B = 1일 때 램프의 상태가 on이 되므로, 이러한 병렬 스위치 회로

시험자료 | 5페이지 | 1,500원 | 등록일 2020.11.09

다운로드 장바구니
8주차-실험19 예비 - 카운터 회로

도록 설계되어있다.(3) SN7476과 7408을 사용하여 다음의 리플캐리 방식의 4단 병렬 계수회로를 구성하라. 먼저 CLEAR를 시킨 후 push ON/ release OFF S ... : 카운터 회로실험목적 : (1) 비동기식 카운터의 구조와 동작원리를 이해한다.(2) 동기 계수기의 구조와 동작을 이해한다.(3) 임의의 mod 동기 계수기를 설계하는 방법 ... 어서 계수하는 회로이다.(8) 8진 비동기식 up카운터를 D플립플롭을 이용하여 설계하라.⇒ UP Counter란 최댓값이 되기 전까지는 Up으로 카운터가 되고, 마지막에는 Carry

리포트 | 14페이지 | 1,500원 | 등록일 2020.10.02 | 수정일 2022.10.16

다운로드 장바구니
판매자 표지

전자회로실험 다단 증폭기 실험 (PSpice 첨부) 레포트

보고서 #9( 다단 증폭기 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표? 다단 증폭기 설계 시 필요한 바이어스에 대해 익힌다.? 다단 증폭기의 각 단에 대한 이득을 계산 ... 하고, 측정한다.? 다단 증폭기의 전체 이득을 계산하고, 측정한다.? 다단 증폭기의 전체 이득을 데시벨로 측정한다.2. 관련이론2.1 개요? 여러 증폭기들을 종속 접속하여 설계 ... 는 여러 증폭기들을 종속 접속(Cascade Connection)하여 한 증폭기의 출력이 다음 단 증폭기의 입력을 구동시키도록 설계한 증폭기를 다단 증폭기라 한다.※ P. 104 그림

리포트 | 21페이지 | 3,000원 | 등록일 2022.11.20

다운로드 장바구니
2. Op Amp의 특성측정방법 및 Integrator 설계 예비보고서 - [2021년도 전자회로설계실습 A+ 자료]

: 2000000 / 성명1.목적Op Amp의 offset 전압과 slew rate를 측정하는 회로, 적분기를 설계, 구현, 측정, 평가한다.2. 준비물 및 유의사항Function ... 방법 설계(A) 이상적인 Op Amp를 사용하여 100 Hz에서 Gain이 100(V/V), 1000(V/V)인 Inverting Amplifier를 설계하고 회로도를 제출 ... 파를 출력하는 이상적인 적분기를 설계하고 PSPICE를 이용하여 회로, 입력전압과 출력전압의 파형을 제출한다.이론부 4장 식 12를 쓰게 된다면, t=0.5ms, =4, = 0

리포트 | 8페이지 | 1,000원 | 등록일 2022.03.05

다운로드 장바구니
아주대학교 전자회로2 / 전회2 / 설계과제 3

까지 낮춰서 전압이득을 최대화 하는 것도 가능하다는 것이다. 본론으로 돌아와서 본 설계자는 이러한 성질에 입각하여 회로를 구성했다. 현재 주어진 조건은 전압 이득이 약 10V/V일 것 ... , 전력 소모가 400uW 이하일 것, 입력과 출력의 Bias (DC-Value)가 각각 0.6V, 0.9V일 것이다. 이 회로의 설계에는 주파수 응답을 고려하지 않으면 안 된다 ... 서 생각한 이유는 Pole과 Zero가 회로의 전달함수 즉, 이득이기 때문이다. 본 설계에서는 Miller 근사를 가지고 Pole과 Zero를 구하고자 했다. 직접 방법으로, 모든

리포트 | 7페이지 | 2,000원 | 등록일 2021.08.18

다운로드 장바구니
판매자 표지

[전자회로실험] BJT를 활용한 음성증폭기 Term project 보고서

음성증폭기1. Abstract :이번 학기에 배운 BJT의 특성을 이용하여 50dB 이상의 전압 이득을 가지는 음성증폭기 회로를 구성하고 제작한다.2. Introduction ... 로p-n접합의 순방향 전압이 떨어져 전류가 정지될 수 있다. 만일 베이스 영역이 회로 내의 적절한 점에 접속되어 이미터-베이스 접합이 순방향으로 바이어스된 상태를 유지하면, 전자 ... 분석을 더 쉽게 하고자 한다. 첫째 둘째단의 emitter에 연결된 저항을 이용하여 증폭기를 안정화 시키고, transistor에 negative feedback 회로를 구성

리포트 | 6페이지 | 3,500원 | 등록일 2022.12.29 | 수정일 2023.12.21

다운로드 장바구니
전기기사 실기 기출문제 정리 파일(2021 다산에듀 기준)

.1.06501.1.65.UPSUPS 축전지용량TRUE1 1001.1.07501.1.75.논리회로논리회로TRUE0 1201.1.08601.1.86.합성임피던스변전소 병렬합성 오차계급 ... 유형순차 운전 회로도 타임차트 TRUE2 601.1.04401.1.44.저항저항 측정 계기TRUE1 801.1.05401.1.54.저압배선저압배선 규정표 캡타이어TRUE2 901 ... .2.062501.2.625.합성임피던스합성임피던스 병렬합성xTRUE3 1301.2.072601.2.726.결선도수전설비 고압반 정격 af at 큐비클 cos 정격TRUE4

시험자료 | 15페이지 | 2,000원 | 등록일 2021.08.20 | 수정일 2024.10.07

다운로드 장바구니
응용전자공학 실험및설계 - R, C, TR을 이용한 비안정 발진기

: 비안정 발진기 회로설계▶ 관련이론▷ RC, LC 발진기의 종류를 조사하고, 동작 원리 설명하라.▷ 실험에 사용할 비안정 발진기의 원리를 설명하라.- 수학적인 해석을 하여 구체 ... 과목명응용전자공학실험및설계[01]과제 제목비안정 발진기학번 이름2017**** 신**작성 시간7시간제출일2022.03.26예비보고서I제목p2II실험목표p2III관련이론p2~8 ... 도 인가되지 않으므로 자체적으로 입력을 공급해야 한다. 이 과정에서 정궤환(정귀환/positive feedback), 부궤환(부귀환/negative feedback) 회로로 구분

리포트 | 25페이지 | 2,500원 | 등록일 2022.05.25

다운로드 장바구니
전자전기컴퓨터설계실험3 - 결과레포트 - 실험04 OP AMP(Basic Circuit) (A+)

Amp를 가지고 3개의 입력 신호를 add 하는 회로와 2개의 입력 신호를 subtract 하는 회로를 설계하고 그 식을 구할 수 있다.나. Essential Backgrounds ... 고자 하는 데이터3개의 입력 신호를 Add 하는 회로를 OP Amp를 사용하여 설계하고 실험을 통하여 동작을 검증하시오.(나) “Lab 2”를 위한 실험 순서 및 측정 방법 ... Inverting Closed-Loop에서 을 병렬로 연결하면 입력 신호를 Add 하는 회로를 만들 수 있다.(3) Procedure of the Lab 3.(가) 주어진 회로와 구하

리포트 | 13페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
판매자 표지

전자회로실험_프로젝트

2024년도 전자회로설계 및 실험 Project담당교수님:담당조교님:목차(1) Project Outline1-1. 회로구성1-2. Specific(2) 회로의 이론적 분석3-1 ... ) 회로의 이론값과 시뮬레이션값 비교3-1. 1st stage : Common Emitter3-2. 2nd stage : Common Collector3-3. 3rd stage ... : Common Emitter(4) 최종 회로도 및 전압이득(5) 고찰(6) 참고문헌(1) Project Outline1-1. 회로 구성프로젝트의 목표는 주어진 조건에 맞추어 전압이득

리포트 | 7페이지 | 5,000원 | 등록일 2024.08.31 | 수정일 2025.03.28

다운로드 장바구니
다단 교류증폭기 실험 [결과레포트]

다단 교류증폭기 실험10.1 실험 개요(목적)여러 증폭기들을 종속 접속하여 설계한 다단 증폭기의 바이어스 방법, 각 단의 전압이득, 데시벨 전압이득 표현에 대해 실험을 통해 고찰 ... 기 / 디지털 멀티미터 / 함수 발생기 / 브레드 보드다음의 2단 에미터 공통 교류증폭기 회로도를 통해 실제 회로를 결선해보았다.이때 두 번째 단의 컬렉터 저항 와 이미터 저항 를 기존 ... 로부터 를 회로에 인가하라고 하였지만 실제 실험에 사용한 함수 발생기는 출력시킬 수 있는 가장 작은 값이 이어서 이 신호를 회로에 인가하여 실험하였다.오른쪽 입출력 파형은 수정한 2단

리포트 | 4페이지 | 3,000원 | 등록일 2021.05.10 | 수정일 2022.04.18

다운로드 장바구니
판매자 표지

[첨삭완료][보고서 점수 1등] 2021년 [전기회로설계실습 예비보고서 11] 공진회로(Resonant Circuit)와 대역여파기 설계

한다.3.3 RLC 병렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C = 0.01 ㎌, 공진주파수가 15.92 ㎑, Q-factor가 1인 bandstop filter를 설계하라 ... 설계실습 계획서설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계본 설계실습 계획서는 제출 시 초안이 아닌 조교의 채점 후 피드백을 반영하여 수정한 보고서 ... 그대로 사용하여 실험에 대한 오류는 없습니다. 참고하여 작성해주세요!1. 목적RLC 공진 회로를 이용한 Bandpass, Bandstop filter를 설계, 제작, 실험한다.2

리포트 | 9페이지 | 1,500원 | 등록일 2022.11.11

다운로드 장바구니

이전10개 26 27 28 29 303132 33 34 35 다음10개

파워링크

신청하기