"전자전기컴퓨터설계"의 검색결과 입니다.

통합검색(5,118)
리포트(4,340)
자기소개서(476)
시험자료(164)
방송통신대(78)
논문(28)
서식(18)
ppt테마(9)
이력서(5)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 전전설1 반도체 시립대 전전설1 시립대멀티미터 전전설1 예비 plc 전전설3 CMOS

판매자 표지는 다운로드시 포함되지 않습니다.

"전자전기컴퓨터설계" 검색결과 41-60 / 5,118건

[비대면] 전자전기컴퓨터설계실험1 1주차 레포트 (시립대) (전전설)

전전컴설계실험-1예비리포트-1[1-1] 아래에 있는 저항의 값들이 어떻게 되는가?왼쪽 저항의 경우 첫번째 띠와 두번째 띠가 모두 자리값이 3인 주황색이고 세번째 띠가 갈색이

리포트 | 8페이지 | 1,000원 | 등록일 2021.03.07

다운로드 장바구니
전전설1 3주차 (비대면,예비,결과,전자전기컴퓨터설계실험) - Matlab을 이용한 전기회로 분석

전전컴설계실험 1실험 제3주Matlab을 이용한 전기회로 분석1.개요2.예비보고서3.실험내용4.토론5.결론6.참고문헌1. 개요가. 실험의 목적본 실험에서는 과학과 공학 분야

리포트 | 24페이지 | 1,000원 | 등록일 2021.06.20 | 수정일 2021.06.30

다운로드 장바구니
[비대면] 전자전기컴퓨터설계실험1 2주차 레포트 (시립대) (전전설1)

할만큼 큰 경우에 주로 High-Z를 사용한다는 것을 알 수 있다.[참고 문헌]서울시립대학교 에듀클래스 ‘전자전기컴퓨터설계실험1’수업 참고자료 Hyperlink "https://www ... 전전컴설계실험-1예비리포트-2예비보고서[예비 1] Function Generator Agilent 33220A의 매뉴얼을 참조하여 다음 사항에 대해 조사하시오.- 발생시킨 정현파

리포트 | 7페이지 | 1,500원 | 등록일 2021.03.07

다운로드 장바구니
전자전기컴퓨터설계실험3 - 예비레포트 - 실험02_ RC Circuit (A+)

. Materials (Equipment, Devices) of this Lab(1) Computer & Pspice program : 1 ea.(2) Function Generator ... bandwidth 는 다음과 같이 구할 수 있다.Time Constant는임을 알 수 있다. 따라서 PSpice를 통해 계산한 값이 맞는지 확인해보기 위해 그림 7과 같이 회로를 설계 ... generator : 1 ea.(라) Computer & Pspice program : 1 ea.(2) 실험에 필요한 소자 목록을 작성하시오.(가) 만능 기판(나) Resistor

리포트 | 15페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+

multiplexer(MUX)의 형태이다.4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D. Ciletti(2016 ... 하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론 ... :4 Decoder의 진리표로부터 논리회로를 Karnaugh Map을 이용한 최적화 방법으로 설계하시오.- , , ,(2) 교안의 4:2 Encoder의 진리표로부터 논리회로

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+

diagramSource codeTestbench testbench 시뮬레이션 결과4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) 차재복(2019). 정보통신 ... Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1 ... 가 Moore Machine보다 적게 디자인이 가능하다.- state의 수가 많지 않을 때에는 Moore Machine이 디자인 에러가 적을 수 있다.e. 설계 과정① 문제를 정의

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) Net 자료형a. Net 자료형: 소자간 ... 하는 Behavioral Level modeling으로 설계하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 Half Adder의 동작 ... ) / 올림수는 C(LED1)ABSC*************101(2) [실습 2] one-bit 전가산기를 다음의 두 가지 방법으로 각각 설계하시오.a. 1비트 반가산기의 module

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
전자전기컴퓨터설계실험3 - 결과레포트 - 실험03_ RLC Circuit (A+)

황에서는 인 상황이므로 이에 맞게 RLC 회로를 설계한 다음 Oscilloscope를 통해 출력 파형을 측정하고, 이론값과 실험값을 비교 분석한다.(2) Procedure of ... generator : 1 ea.(라) Computer & Pspice program : 1 ea.(2) 실험에 필요한 소자 목록(가) 만능 기판(나) Resistor : 1k

리포트 | 16페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

pecified by the following Verilog description4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael. ... 의 Logic Value Systme을 작고 있어서 그 Value들을 설계자는 잘 이해하여야 한다.④ VHDL을 사용한 Top-Down 방식으로의 의식전환이 전통적이고 보수적인 전자 기술자 ... 논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

하였을 때 역시 결과는 이론적 진리표의 값과 동일했다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D ... 고 디지털 논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a ... 하다.- ASIC 개발에 있어서 라이브러리가 충실하다.- 전세계 기업체의 70% 이상이 사용하는 실질적인 업계 표준이다.b. VHDL: 미 전기학회(IEEE) 표준 HDL, 엄격

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

적인 진리표의 값과 일치하는 것을 확인할 수 있다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D ... 한다.나. 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL ... 를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+

Configuration까지 수행해서 동작을 확인하였을 때의 결과는 역시나 이론적 진리표의 값과 동일했다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M ... 하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 ... this lab(1) [실습 1] 2:4 Decoder를 설계하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 2:4 Decoder의 동작

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+

하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) Net 자료형a. Net 자료형: 소자간의 물리

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab01(예비) / 2021년도(대면) / A+

회로, XOR 게이트 논리 회로, 반가산기 회로, 전가산기 회로를 설계 및 실험한다.나. 실험 이론(1) CMOS- CMOS(Complementary Metal Oxide ... /D)와 DAC(Digital-to-Analog Converter, D/A)이다.- 범용 디지털 컴퓨터가 디지털 시스템에서 가장 잘 알려진 예라 할 수 있으며, 또한 현재 대부분 ... 의 전자기기의 시스템은 디지털 시스템을 사용하고 있다.(3) Why do we use (and study) digital systems?a. Advantage- 회로의 전압

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+

Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1 ... 을 증가/감소 시키는 회로이며, 주파수 분주기, 타이밍 제어신호 생성 등에 활용.- 동기식 계수기는 모든 플립플롭이 공통 클럭에 의하여 구동되어 설계가 용이하고 동작이 빠름. ... ) [실습 1] 4비트 병렬 데이터 저장/전송에 대하여 다음의 로직을 이용하여 실습하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 4비트

리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
전자전기컴퓨터설계실험3 - 예비레포트 - 실험03_ RLC Circuit (A+)

)pe를 통해 출력 파형을 측정한다. 그리고 overdamping 상황에서는 인 상황이므로 이에 맞게 RLC 회로를 설계한 다음 Oscilloscope를 통해 출력 파형을 측정 ... 다. (Sine wave에서 1주기는 (360°)이다.)Frequency를 변화시켜 위상 특성을 측정한 뒤 이론 값과 측정 값을 비교 분석한다.그리고가 되도록 RLC 회로를 설계 ... 하고 이론값과 실험값을 비교 분석한다.나. Materials (Equipment, Devices) of this Lab(1) Computer & Pspice program : 1 ea

리포트 | 18페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
[전자전기컴퓨터설계실험2] Verilog를 이용한 디지털 시계 (알람, 스탑워치, LED 기능 포함)

//Digital_Clock.vmodule Digital_Clock(RESETN, CLK, LCD_E, LCD_RS, LCD_RW, LCD_DATA, PIEZO, BUS, BUT, LED);input RESETN, CLK;input [7:0] BUS; // BUS_SW..

리포트 | 81페이지 | 5,000원 | 등록일 2020.09.07

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+

대학교 전자전기컴퓨터설계실험2 실험 교안2) M.Morris Mano, Michael D. Ciletti. Digital Design with an Introduction to ... 디지털 장치 제어를 실험하며 그의 controller를 설계한다. 또한 Behavioral level 모델링, Module instantiation을 이용한 Structural ... modeling 방법 등을 실험하고, 설계한 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) 7-Segment Decoder- 7

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(예비) / 2021년도(대면) / A+

Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) 플립 ... 을 증가/감소 시키는 회로이며, 주파수 분주기, 타이밍 제어신호 생성 등에 활용.- 동기식 계수기는 모든 플립플롭이 공통 클럭에 의하여 구동되어 설계가 용이하고 동작이 빠름.

리포트 | 16페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

. 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL 등 ... 하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 배치 ... 하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인한다.나

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감