"논리회로실험2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 hex inverter vhdl stopwatch 논리회로실험2 두더지 잡기 레포트 논리회로 FPGA 7 세그먼트 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험2" 검색결과 41-60 / 4,248건

디지털 회로실험 2장 기본 논리 게이트

02장. 기본 논리 게이트목차●실험목적●이론●실험방법●실험데이터●검토 및 고찰실험목적1. NOT, OR/NOR, AND/NAND 게이트의 동작을 이해하고 NOR 및 NAND ... 게이트를 이용한 NOT, OR, AND 게이트의 구성법을 익힌다.이론1. NOT 게이트 또는 인버터-입력 전압이 반전되어 출력으로 나타나는 논리 게이트2. OR와 NOR게이트-OR ... 74LS04의 핀 접속도 가운데 한 회로를 선택하여 그 동작 상태를 측정하여 표 2-6의 출력란에 기입하라.2. 2입력 OR게이트 IC 74LS32의 핀 접속도 가운데 한 회로

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2014.03.17 | 수정일 2014.04.07

다운로드 장바구니
논리회로실험 2주차 결과보고서

결 과 보 고 서2주차(실험1)NOT Gate를 이용한 실험장비 사용법분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.00과정 1[표 4] 1개 Not ... .008 v0 V5 V4.004 v5 V0 V4.003 v5 V5 V4.002 v실험고찰1. 실험과정 3, 4, 5 표의 결과 값(v)을 논리 값으로 바꾸시오[표 10] 3개의 Not ... GateInputOutputAX0 V5.023 v5 V0.002 v과정 2[표 5] 2개의 Not GateInputOutputAXY0 V5.023 v0.099 v5 V0.002 v4

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
아주대 논회실 논리회로실험 실험2 예비보고서

1. 실험 목적- CMOS 회로의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.- 슈미트 트리거와 인버터를 직접 동작해보고 이해한다.2. 실험 이론1. Logic ... 로 늘리며 변화되는 좌표값 기록실험 2. Schmitt-trigger의 입출력 특성 확인- 위 회로를 구성한다- CH1 Voffset=0V, CH2 Voffset=-1V로 설정- 출력 ... - 위 회로를 구성한다- 2번 핀의 전압(Vout)과 IOL을 측정한다- Rn을 계산한다실험 3-2. CMOS의 DC 특성 확인(Rp 계산)- 위 회로를 구성한다

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
[논리회로실험] 실험2. VHDL을 이용한 가산기설계1

과 목 : 논리회로설계실험과 제 명 : 실험2. VHDL을 이용한가산기설계1담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04.02 ... does이번 회로는 '4bit 전가산기&전감산기'이다. 즉, 1bit 2진수를 3개를 더하는(혹은 빼는) 회로를 4번 반복하는 회로이다.· 1bit 전가산기1bit 2진수 3개를 더 ... 하는 회로이다. 3개의 입력과 2개의 출력으로 구성된다. 3개의 입력에는 x, y, ci(carry in)이 있고, 출력에는 s와 co(carry out)이 있다. 여기서 car

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니
아주대 논회실 논리회로실험 실험2 결과보고서

) Schmitt-trigger의 입출력 특성 확인이 회로를 브레드보드에 구성하고 오실로스코프로 입출력을 측정하는 모습:실험1)과 실험2)는 NOT gate 논리소자를 74HC04 ... 1. 실험 과정 및 결과-실험결과 기록 및 정리실험 1) Inverter의 입출력 특성 확인이 회로를 브레드보드에 구성하고 오실로스코프로 입출력을 측정하는 모습실험 2 ... 하는 모습실험 3-2) CMOS의 DC 특성 확인 (Rp 계산)이 회로를 브레드보드에 구성하고 오실로스코프로 입출력을 측정하는 모습:이번 실험은 예비보고서에서 작성

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
[논리회로실험] 실험3. VHDL을 이용한 가산기설계2

과 목 : 논리회로설계실험과 제 명 : 실험3. VHDL을 이용한가산기설계2(CLA)담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04 ... 는 FullAdder의 개수가 많아지면 연산이 오래 걸리게 된다. 이번 실험에서는 'Ripple Carry Adder'에서 생길 수 있는 문제점을 보완한 'Carry Lookahead ... Adder'를 설계한다. 즉, carry를 따로 계산해서 연산의 속도를 증가시킬 것이다.Design① Describe what your circuit does이번에 설계할 회로

Non-Ai HUMAN
| 리포트 | 22페이지 | 2,500원 | 등록일 2014.03.22

다운로드 장바구니
아주대학교 논리회로실험 실험2 예비보고서

1) 실험목적cmos 회로의 전기적 특성 이해2) 실험이론1. Logic levels & DC noise margins (논리 소자의 logic level 판정 방식V ... 을 포함한 출력 회로들은 각각 어느 정도의 커패시턴스를 가지고 있는데, 이는 CMOS를 포함한 전형적인 논리군에서 2-10pF의 범위 내에 있다.(2) 하나의 출력을 다른 입력 ... 하는 시간:VCC의 10%, 90% 값을 기준등가회로논리 회로의 출력이 한 상태에서 다른 상태로 변활 때 걸리는 시간을 천이시간(transition time)이라 ;부른다. 그림(a

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
실험1 결과보고서 조합논리회로2 멀티플렉서

실험 (1) 결과보고서 #5조합논리회로 Ⅱ : 멀티플렉서(Multiplexer)1. 목 적조합논리회로의 또 다른 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인 ... }(c) 회로 구현용 표그림 3 멀티플렉서에 의한 논리함수의 구현3. 결 과1) 4-to-1 멀티플렉서(a)입 력출 력(Y)D _{3}D _{2}D _{1}D _{0}S _{1 ... 한다.2. 이 론멀티플렉서(multiplexer)는 여러 개의 입력선으로부터 필요한 데이터를 선택하여 하나의 출력선으로 내보내는 회로로서, 데이터 선택기(data selector)라고

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2014.07.08 | 수정일 2023.09.07

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험2 'CMOS 회로의 전기적 특성'

실험목적- CMOS 회로의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.슈미트 트리거 인버터를 직접 동작해보고 이해한다.2. 실험원리(1) Logic Levels & DC ... Noise Margins- 논리회로에서의 논리값은 1과 0의 두 종류뿐이지만, 실제로 소자에 걸리는 전압과 전류는 1,0처럼 고정된 값이 아닌 연속적인 값을 가진다. 연속적인 값 ... 여 슈미트 트리거 인버터가 있는 회로는 노이즈에 강한 특징이 있다.(3) Resistive Load- CMOS 논리소자들은 내부에 p채널과 n채널의 푸시풀 출력단을 가지고 있

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험2 'CMOS 회로의 전기적 특성'

실험목적- CMOS 회로의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.슈미트 트리거 인버터를 직접 동작해보고 이해한다.2. 실험장비- 5V 전압원- 파형발생기- 74HC ... 기록이번 실험에서 회로를 연결하는데있어서 CH1,CH2 혹은 X,Y 부분에서 반대로 연결했던 것 같다. 실험을 하면서 약 입력전압이 2V 이하 일때에는 High로 인식되다가. 2.5 ... V 가 넘어가면 Low로 인식되는 것을 확인 할 수 있었다.실험 2)실험 2) Schmitt-trigger의 입출력 특성 확인위 회로를 구성한다CH1 Voffset=0V, CH2

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
아주대 논리회로실험 실험예비2 CMOS 회로의 전기적 특성 예비보고서

실험 2. CMOS 회로의 전기적 특성 예비보고서● 이론(1) CMOS(Complementarymetaloxidesemiconductor): + 쪽을 담당하는 PMOS와 ... Noise Margins (DC특성)논리회로에서 사용하는 논리값은 1(High = VCC), 0(Low = GND)의 두 종류이다. 그러나 실제의 물리적인 논 리소자들이 취하는 전류 ... network on- 출력 “0”A와 B두개 모두 “0”이면- PMOS network on- NMOS network off- 출력 “1”(2) 실험에서 사용하는 Philips 74

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
아주대 논리회로실험 실험결과2 CMOS 회로의 전기적 특성 결과보고서

실험 2. CMOS 회로의 전기적 특성 결과보고서● 실험 결과 분석실험 1 : Logic Levels & DC Noise MarginsVIN ( 4.5V → 0V ) 일때 ... Time)과 전달지연(Propagation Delay)을 측정하여 보는 실험이 었는데 회로구성이 위의 실험1,2,3 과는 다르게 약간 더복잡해져서 인지 파형발생기와 프로브 그리고 ... 가 거의 겹쳐지며차이를 보이지 않았다. 그러므로 노이즈에 매우 약하다는 사실을 알 수 있었다.실험 2 : Schmitt-Trigger InputVIN ( 4.5V → 0V ) 일때

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
실험1 조합논리회로 2 멀티플렉서 예비보고서

실험 (1) # 예비보고서조합논리회로 Ⅱ : 멀티플렉서1. 목 적조합논리회로의 또 다른 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인한다.2. 이 론2.1 ... _{1}D _{2}D _{3}bar{A}0①2③A4⑤⑥701Abar{A}(c) 회로 구현용 표그림 3 멀티플렉서에 의한 논리함수의 구현2.2 디멀티플렉서디멀티플렉서 ... 를 구성하고 입력A,B,C,D와 선택 신호S _{1},S _{0}을 표 1과 같이 변화시키면서 출력Y의 논리상태를 표에 기록한다.(2) 디멀티플렉서 그림 6(b) 회로를 구성하고, 입력Y와 선택 신호S _{1},S _{0}을 표 2와 같이 변화시키면서D _{3}~

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2014.07.08 | 수정일 2023.09.07

다운로드 장바구니
[아주대] 논리회로실험 2장 결과(CMOS 회로의 전기적 특성)

나 Low 논리 값으로 정의할 수 없는 출력 값이 나오게 되어 처음 예상했던 결과가 나왔다.< 실험 2 >회로도실제 실험 사진예상 실험 결과 값실제 결과 값실험 2의 회로는 실험 1 ... The Resulting ReportExperiment 2 ? CMOS 회로의 전기적 특성OBJECTIVES이 실험을 통하여 schmitt-trigger inverter 소자 ... 어 또 다른 오차의 요인이 생길 수 있다.< 실험 3 - 2 >회로도실제 실험 사진예상 실험 결과 값V _{i`n}이H일 때 전류의 흐름R _{p} = {V _{cc} -V

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2013.09.15

다운로드 장바구니
[아주대] 논리회로실험 2장 예비(CMOS 회로의 전기적 특성)

값을 천천히 올려가며 오실로스코프의 입출력 전압 값을 관찰하고 다시 천천히 내려가며 관찰한다.실험2)위 회로를 bread board에 구성하고 역시 ch1의 전압 값을 천천히 ... 면 옆 그림과 같은 모양이 관찰될 것이며 입력이 1.5V ~ 3.5V일 때는 High나 Low 논리 값으로정의할 수 없는 출력 값이 나올 것이다.실험2)schmitt-trigger ... Experiment 2 CMOS 회로의 전기적 특성OBJECTIVES- CMOS 회로의 전기적 특성 이해. -> VOHmin, VIHmin이나 내부저항, transition

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25

다운로드 장바구니
1장 기본논리회로 실험 결과 및 2장 논리회로의 간략화 예비

1장 기본논리회로 실험 결과실험 1. 그림 1.6의 회로를 구성하고, 입력 A, B를 변화시키면서 표 1.6의 출력전압 Y를 측정하시오. Voc: 핀14, GND: 핀 7번그림 ... 1.6표 1.6ABY000010100111실험 2. 그림 1.7의 회로를 구성하고, 입력 A를 변화시키면서 표 1.7의 출력전압을 측정하시오. IC 14번 핀은 Voc, 7번 핀 ... 전압을 측정하시오.그림 1.12표 1.12ABY0000111011102장 논리회로의 간략화 실험 예비AND와 OR, NOT에 대해서 알고 있다면 이해하기가 쉬울 듯 하다어떠한 조건

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2012.12.10

다운로드 장바구니
아주대 논리회로실험 실험2 결과보고서

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.9.21과목명: 논리회로실험교수명 ... : 박성진 교수님분 반: 수 8.5~11.5학 번: 200820126성 명: 안효중< Chap.2 결과보고서 >[1] 실험 의의CMOS 회로를 구성해 입출력 특성을 알아본다. 입력 ... 에 의거하여 계산해 본다.[2] 실험 수행 과정① 실험 1간단한 인버터의 입출력을 확인하는 실험이다. 인버터의 입력을 오실로스코프의 CH1으로 두고 출력을 CH2에 놓고 X-Y모드

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
논리회로실험) 부울대수의 간소화(2) 결과보고서

하다는 점이 있었고 , 그 결과 값은 두 식이 서로 같다는 결론이 나왔다 .2 . 실험 고찰1 . 아래의 회로도와 같은 결과 값이 나오는 부울 식을 완성하고 , Verilog HDL ... 결 과 보 고 서5주차부울대수의 간소화(2) : Verilog HDL code1. 실험 과정* 본 실험은 f = ab' + a'b'c, s = b'( a + c ) 라는 두 개 ... 로 변환하여 Quartus II 와 ModelSim을 참고해서 결과 값 확인1 ) 고찰 1 회로를 부울 식으로 고치시오.F = ( AㆍB' ) + ( A'ㆍB )2 ) 고찰 1

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
논리회로실험) 부울대수의 간소화(2) 예비보고서

예 비 보 고 서5주차실험 4 : 부울대수의 간소화(2)-Verilog HDL code 이용1. 실험 목적- 부울대수를 Verilog HDL의 형태로 표현하는 방법을 이해한다. ... - Verilog HDL code로 Quartus II를 이용하여 합성하고 Programming 하는 방법을 이해 한다.2. 기본 실험 이론1) Verilog HDL 이란 ?? ... property)* 실험 기기 및 부품- FPGA (DE2 - 115)- Quartus II & ModelSim program1) Quartus II : Program design

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
논리회로실험 실험2 Electrical feature of CMOS semiconductor 결과보고서

_{`9.6% ◈ 실험 3-2 : CMOS의 DC 특성 확인(Rp 계산)? 회로구성 사진 :- 결손도와 같이 회로를 구성하였다.- 74HC04를 사용한다. 디지털 멀티미터를 이용 ... up/Pull down)? 실험 결과 :- 회로에서 두 채널 사이에 Not gate를 2개 통과한다. 따라서오실로스코프에서 확인할 수 있는 두 채널간의 시간지연은2t _{pd}2 ... 3주차 결과보고서실험 2 Electrical feature of CMOS semiconductor▶실험과정 및 결과◈ 실험 1 : Inverter의 입출력 특성 확인? 구성 사진

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기