• AI글쓰기 2.1 업데이트
  • 통합검색(384)
  • 리포트(312)
  • 자기소개서(71)
  • 시험자료(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

FPGA 사칙연산 fpga 프로젝트 전전설2 FPGA FPGA 게임 vivado 논리회로설계실험
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 FPGA" 검색결과 1-20 / 384건

  • 자료 표지
    논리회로실험(VHDL 및 FPGA실습) 이론 및 실험결과 레포트
    [1] Adder & Subtracter 설계학번 / 이름:1. PurposeXilinx프로그램과 VHDL code를 이용해 기초적인 조합논리회로와 4 bit full adder ... 은 -부호를 나타낸다.2) Full adder전가산기(Full adder)는 기본적으로 1비트의 2진수 3개를 더하는 논리회로이며 3개의입력과 2개의 출력으로 구성되어 있다. 입력 ... & Results① Test 1 - 기초 조합논리회로1) VHDL sourcelibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;entity test1 is
    Non-Ai HUMAN
    | 리포트 | 53페이지 | 8,000원 | 등록일 2022.01.25 | 수정일 2022.02.08
    다운로드 장바구니
  • 판매자 표지 자료 표지
    서강대학교 21년도 디지털논리회로실험 2주차 보고서 (A+자료) - Logic Gates, FPGA
    - Gates를 이용해 논리 함수를 최적화해본다.- Wired OR logic의 특성과 활용 방법에 대해 이해한다.- FPGA를 이용하여 간단한 논리 회로를 구현하고 동작을 확인해본다 ... 디지털논리회로실험 2주차 실험 보고서목적- TTL logic gates의 동작 방법을 익히고, Logic level과 noise margins, fanout에 대해 이해한다. ... 해 디지털 논리 회로를 구현할 수 있다.이렇게 truth table을 통해 기본적인 논리 함수들의 입, 출력 값을 확인할 수 있다.2.2 Transistor-Transistor
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18
    다운로드 장바구니
  • 자료 표지
    VHDL과 FPGA 실습 키트를 이용한 묵찌빠 게임 [디지털논리회로 실험 Term Project]
    1. 서론 2016년 3월 알파고와 이세돌의 바둑 경기가 끝난 후 전 세계적으로 인공지능 붐이 일어나고 있다. 최근에는 4차 산업 혁명에서 핵심인 인공지능을 이용하여 스타크래프트 경기를 준비하고 있다고 들었 다. 세계적인 추세에 힘입어 우리는 묵지빠 게..
    Non-Ai HUMAN
    | 리포트 | 28페이지 | 4,000원 | 등록일 2020.04.24 | 수정일 2020.04.27
    다운로드 장바구니
  • 자료 표지
    아주대 논리회로실험 프로젝트 FPGA로 Stop Watch 만들기
    1. 설계 목적- FPGA를 이용하여 Stop Watch를 구현해보는 것이다. Quartus2 프로그램을 이용하여 Stop Watch가 작동할 수 있는 회로를 구성한 뒤 ... 와 K가 모두 1인 때를 제외하고는R-S F/F의 동작과 똑같다.3) 래치 (D Latch): 디지털 논리회로에 있어서 Latch는 하나 이상의 비트를 저장하기 위한 디지털 논리회로 ... , FPGA를 사용하여 Bread Board와 7-segment를 이용하여 동작을 확인한다.2. 설계 준비물- FPGA 보드(Altera DEO nano), 연결보드(FPGABread
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 5,000원 | 등록일 2015.03.12
    다운로드 장바구니
  • 자료 표지
    아주대 논리회로실험 프로젝트 FPGA를 통한 VHDL 구현 프로젝트 - 비밀번호
    는 Appendix에만 기재, vhd 파일은 제출하지 않음)① Shifting function-. Shifting function은 이미 프로젝트 이전 논리회로실험에서 구현해 본 바 ... 에 대한 문제 해결 과정은 coding에 대한 정확한 이해도 같이 동반되었다. 더불어 신호의 저장, shifting, 7 segment 등 기존 논리회로실험에서 실험한 내용들을 직접 ... FGPA를 이용한 VHDL 구현 프로젝트 - 비밀번호#1. 설계 목표-. FPGA Kit에 있는 7 segment 모듈과 Keypad 모듈을 활용하여 디지털 잠금 장치를 설계
    Non-Ai HUMAN
    | 리포트 | 28페이지 | 3,500원 | 등록일 2016.07.09
    다운로드 장바구니
  • 자료 표지
    [디지털논리회로실험]텀프로젝트 - Finite state machine과 counter를 이용한 메시지 전송기 설계(FPGA)
    . 2) Counter-반복해서 일어나는 현상의 수를 세는 장치이다. Flip-flop 회로로 구성한 2진 counter나 n진 counter, ring counter ... , Johnson counter등이 있고, 10진수로 변환하여 표시한다. 실험과정1. 회로의 작동순서(FSM)2. 설계 전체 회로3. 사용 세부 회로
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 2,000원 | 등록일 2014.05.06 | 수정일 2014.06.29
    다운로드 장바구니
  • 자료 표지
    실험 7. FPGA를 이용한 4비트 산술논리회로의 구현 및 검증
    실험 7. FPGA를 이용한 4비트 산술논리회로의 구현 및 검증목적 ;1. MyCAD에서 합성한 회로를 FPGA로 구현하는 방법을 익힌다.2. 실험 6에서 설계한 4비트 산술논리 ... 까지의 실험처럼 개별 논리회로 소자를 이용하여 회로를 구현하는 것은 비용 및 시간이 많이 소요된다. 따라서 IC 칩으로 구현하기 이전에 FPGA (Field Programmable ... 회로를 Xilinx FPGA 칩으로 구현하여 동작을 검증한다.원리 ;IC 기술의 발달에 의해 더 많은 소자가 단일 칩에 집적화됨에 따라 디지털시스템은 더욱 복잡해지고 있어, 지금
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 무료 | 등록일 2006.12.20
    다운로드 장바구니
  • 자료 표지
    (A+/이론/예상결과/고찰) 아주대 논리회로실험 설계계획서
    한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부FPGA ... 를 이용한 Up-Down Counter, Timer 설계1) 설계목표1-1. FPGA를 이용하여 00000~99999 카운터를 설계한다.(버튼을 누르면 00000을 나타내 ... 는 디스플레이가 증가하고, 다시 누르면 정지한다.)1-2. FPGA를 이용하여 5분 타이머를 설계한다.(버튼을 누르면 0분 0초를 나타내는 0:00:00 디스플레이가 증가하고, 다시 누르
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,500원 | 등록일 2021.10.24
    다운로드 장바구니
  • 자료 표지
    FPGA Board를 이용한 FSM회로의 구현 (up-counter) 결과레포트
    FPGA Board를 이용한 FSM회로의 구현 (up-counter)결과레포트1. 실험 제목1) FPGA Board를 이용한 FSM회로의 구현 (up-counter)2. 실험 ... 로 동작해 결과를 확인하였다. 동기 카운터 설계를 할 때에는 간단한 up카운터 일지라도 진리표를 그리고 카르노 맵으로 논리를 간소화한 뒤 회로를 구성해야 했다. 그에 비해 ... Verilog HDL과 FPGA를 이용해 카운터를 설계할 때는 count = count + 1; 과 같이 간단한 코드로 논리를 만들 수 있어서 간편했다. 또 배열 형태로 되어있는 레지스터
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2022.11.06
    다운로드 장바구니
  • 판매자 표지 자료 표지
    서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display
    디지털논리회로실험 3주차 실험 보고서목적- 일반적인 binary decoder와 encoder의 동작 원리를 이해한다.- 7-segment decoder의 동작원리를 이해한다. ... ode 체계를 다른 code 체계로 변환하는 논리 회로이다. 보통 입력단자의 개수가 출력단자의 개수보다 적다. 또한 디코더는 enable 신호가 존재해, enable이 active ... LED가 켜지는 원리이다.3.3 Encoderencoder는 출력이 입력보다 적은 bit수를 지니는 code 변환 논리회로이다. 보통 2n개의 입력단자와 n개의 출력단자가 존재
    Non-Ai HUMAN
    | 리포트 | 34페이지 | 2,000원 | 등록일 2022.09.18
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 5주차 결과보고서
    다. Subtractor(감산회로)는 어떤 수의 2’s complement를 더함으로 구현하거나 subtractor의 구현을 통해 수행할 수 있다.ALUs(연산회로)는 여러 연산 및 논리 ... 1. 실험목적1) Exclusive-OR회로를 이용한 비교회로의 구현 및 동작원리 이해2) 기본 gate를 이용한 half-adder 및 full-adder의 구현 및 동작원리 ... 이해-ISE를 이용한 symbol library 생성 및 활용3) 연산회로의 동작 및 signed/unsigned numbers에 대한 이해2. 배경이론 및 실험방법비교회로
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,000원 | 등록일 2021.10.02
    다운로드 장바구니
  • 자료 표지
    논리회로설계 실험 기본게이트 설계
    논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표CPLD와 FPGA에 대해 알아보고 그의 활용을 알아본다. 또한 전기전자 논리회로 교과목의 기초지식 ... 과 Xilinx tool을 사용하여 VHDL언어를 통해 기본적인 논리회로인 AND OR 게이트의 논리회로를 설계하고 진리표를 통하여 각 기본 게이트들의 동작적 모델링과 자료 흐름 모델링 ... 성능이나 정확한 타이밍의 예측이 필요로 하는 곳에 적합한 구조이다. 그러므로 단순히 신속한 처리가 요구되는 어드레스 디코더 혹은 시퀀스 회로 등의 유리하여 사용된다.2) FPGA
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01
    다운로드 장바구니
  • 자료 표지
    FPGA보드, verilog를 이용한 piezo 피아노 코드
    안녕하세요. 논리설계실습 과목에서 배우는 간단한 베릴로그 코드입니다.어려운 코드를 쓴게 아닌 학부생이라면 충분히 할만한 수준으로 하였습니다.학기중 진행하는 실습에 도움이 될 수 ... 있습니다. 안 될 수도 있습니다.instruction 파일에 간단한 설명을 적어놓았으니 확인하세요.키패드 입력시 piezo에서 음이 나오고 옥타브를 조절할 수 있으며, FPGA보드
    Non-Ai HUMAN
    | 리포트 | 2,000원 | 등록일 2020.12.22 | 수정일 2021.12.13
    다운로드 장바구니
  • 자료 표지
    Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X
    programmable gate array)란 설계가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡 ... 한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍을 할 수 있다. 대부분의 FPGA는 프로그래밍 가능 논리 요소에 간단한 플립플롭이나 더 완벽 ... 를 사용하여 회로를 설명할 수 있으며, 개발 소프트웨어는 원하는 기능을 구현하기 위해 텍스트 설명을 FPGA에 로드된 configuration data 로 변환할 수 있다.-Test
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+
    배치하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인 ... 논리 회로 및 신호선을 연결하기 때문에 동작 속도가 빠르다는 장점이 있으며 ACTEL, QUICKLOGIC, CROSSPOINT 등이 그 예)으로 크게 구분 지을 수 있 ... 를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15
    다운로드 장바구니
  • 자료 표지
    [논리회로설계실험]VHDL을 활용한 CLOCK설계
    있다. 스탑워치, 카운터, 날짜표시등 우리의 일상에서 흔히 볼 수 있는 것들이 어떻게 논리회로적으로 코딩되고, 알고리즘화 되는지 알 수 있었다. 실습에서 이용한 Rov-Lab ... 1.목적(Purpose)이번 실습은 지금까지 배운 자일링스의 사용법을 바탕으로 실제 clock을 구현하는 실습이다. 여기에 더해, 자일링스로 코딩한 결과물을 FPGA를 통해 직접 ... 져있는 것으로 생각하여 clock을 구현하게 된다. 아래 그림은 실습시 이용한 FPGA이고, 상단에 7segment 6자리로 구성된 display가 있다.그림1. FPGA(Rov
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2021.06.26
    다운로드 장바구니
  • 자료 표지
    기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트
    을 넘어서 그보다 더 복잡한 기능이나 패턴을 가진 회로의 기능을 verilog로 구현하자.2) 만약에 FPGA보드를 사용한다면, verilog로 구현한 가상회로를 주입하여 FPGA ... 한다. 베릴로그의 게이트 수준의 회로 모델링에는 and, nand, or, nor, xor, xnor 등의 논리 게이트가 사용되며 0과 1로 구성된 두 개 이상의 입력과 하나의 출력 ... 을 가진다. 위의 모듈 설명과 마찬가지로, 하나의 모듈을 구성할 시에 게이트 프리미티브를 인스턴스한다.[3]테스트벤치(testbench):테스트벤치는 HDL 로 설계한 논리회로
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27
    다운로드 장바구니
  • 판매자 표지 자료 표지
    성결대 논리회로실습 기말고사
    , 전가산기, 디코더, 멀티플렉서, 디멀티플렉서 등 조합 논리 회로 설계.순차 논리 회로 설계플립플롭(RS, D, T, JK)을 사용한 레지스터, 카운터 설계.FPGA 및 HDL 실습 ... 상태 변화 확인.LED를 통해 출력 관찰.3. FPGA 활용 실습목적: 조합 논리 회로를 Verilog로 설계하고 FPGA 보드에서 구현.과정:반가산기를 Verilog로 설계 ... 논리회로 실습의 중요성이론의 실질적 이해논리 게이트, 플립플롭, 카운터 등 기초적인 디지털 논리를 실질적으로 구현하며 이론의 이해를 심화할 수 있습니다.문제 해결 능력 향상실습
    시험자료 | 4페이지 | 45,000원 | 등록일 2024.12.06
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 스탑와치(stopwatch) 레포트
    논리회로설계 실험 설계과제 보고서주제 : #2 STOPWATCH 설계1. 설계 배경 및 목표1) 설계 배경지난 설계과제를 통해 BCD가산기를 만들었고, 7segment를 통해 ... 차회로는 과거의 입력이 계속 현재의 출력에 영향을 미치는 것으로 위의 그림을 뜻한다고 할 수 있다. 즉 순차회로는 조합회로와 메모리를 합친 것이다.이는 순서논리회로, 프로토콜 ... 숫자를 표기하는 방법에 대하여 배울 수 있었다. 또한 이후의 실습을 통해 클록 분주기와 디바운싱 코드를 FPGA와 컴퓨터를 연결하여 소스코드를 직접 작동시켜 보았다. 지금까지 배웠
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 7,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+
    고 디지털 논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a ... , Behavioral modeling을 이용한 방법(if, for 문 등을 사용)과 같은 여러 가지 방법론을 통해 디지털 논리회로를 설계할 수 있다. 또한 위와 같은 방법을 사용하여 설계 ... 001101010110(6) [응용과제] 다음의 1-bit full adder 회로를 gate primitive 방법으로 설계하시오.Source codeTestbenchPin
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 콘크리트 마켓 시사회
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 26일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
2:43 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기