• 통합검색(2,353)
  • 리포트(2,201)
  • 자기소개서(120)
  • 논문(15)
  • 시험자료(12)
  • 방송통신대(2)
  • 서식(1)
  • 이력서(1)
  • ppt테마(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

verilog 게임 디지털회로실험 실험12 멀티플렉서 전전설2 디지털집적회로 텀프로젝트 and or not 게이트 인코더 디코더

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료
판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로실험" 검색결과 541-560 / 2,353건

  • 자료 표지
    [응용 전기전자 실험] D / A 변환기 예비보고서
    REPORT제 목 : D/A변환기과목응용전기전자실험1분반목요일학과학번이름제출 일자1. A/D, D/A 변환기에 대해 설명하시오.1) A/D 변환기: 아날로그 신호를 디지털 값 ... 의 고속에서는 비교방식 중 병렬 변환법이 많이 쓰인다. 병렬 변환법은 여러 개의 비교회로를 사용한다.2) D/A 변환기: 디지털 신호를 아날로그 신호로 변환하려면 먼저 디지털 전압 ... 변환기는 저항 선정이 간단하여 집적회로 설계시 유리하며 아날로그 출력값의 선형성이 양호하기 때문에 실제로 많이 사용되고 있다.출력 전압 VA는 입력 디지털 신호의 데이터에 따라
    리포트 | 7페이지 | 1,000원 | 등록일 2020.09.12
    다운로드 장바구니
  • 자료 표지
    (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서4
    한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험4 ... 을 출력하는 것을 위의 실험으로 다시 한 번 확인하였다.? 회로의 물리적 한계상 지연시간은 피할 수 없는 현상이었다. 반도체 소자를 더 정밀히 만들거나, 거치는 게이트의 수를 줄이는 것 ... 하아가 우리는 8x1 멀티플렉서의 경우 셀렉터가 3개가 필요함을 알 수 유추할 수 있다. 두 번째 실험은 4x1 멀티플렉서 IC인 74HC153을 이용해 회로를 구성하여 첫 번
    리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 7주차 예비보고서 A+
    디지털 논리실험 및 설계 7주차 예비보고서1. 실험 준비1.1 S-R Latch와 S’-R’ Latch의 동작에 대해 설명하시오.Latch는 1비트의 문자를 보관하고 유지할 수 ... 설명하고 응용 실험 (2) [그림 4]의 원리를 설명하시오.Pulse detector는 Pulse의 변화를 감지하는 회로이다. 두 개의 동일한 입력 중 하나에만 인버터를 취하 ... 는데, 이 때 하드웨어를 이용해 해결하는 방법이 회로의 스위치에 J-K Flip-flop을 연결하는 것이다.2. 실험 결과2.1 기본실험 (1)- 예상 결과QS’Q’R’S’R’QQ
    리포트 | 8페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 자료 표지
    전기및디지털회로실험 실험 7. 디코더와 인코더 예비보고서
    전기및디지털회로실험 예비레포트 담당교수 : 학과 : 학번 : 이름 : 목차 실험 명 실험 개요 이론 조사 실험 기기 예비보고서 문제풀이 실험 순서 실험명 실험 7. 디코더와 인코 ... /entry.naver?docId=1149956&cid=40942&categoryId=32372 -BCD 코드 조합논리회로의 설계절차를 다시 요약하면 다음과 같다. 다. 가능한 코드 ... 한다. 7을 입력하면 2²와 2¹와 20 등 3군데에 출력이 나온다. 다이오드메트릭스게이트나 논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신
    리포트 | 11페이지 | 1,000원 | 등록일 2023.06.30 | 수정일 2025.02.19
    다운로드 장바구니
  • 자료 표지
    아주대 논리회로실험 실험10 DAC & ADC converter 예비보고서
    를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2020.11.15과목명: 논리회로실험교수명:분 반:학 번:성 명:실험10 예비보고서- DAC & ADC converter -1 ... 으3}} )로 증폭된다.3. 실험 이론1) DAC- DAC는 Digital-to-Analog Converter의 줄임말으로 0과 1로 구성된 디지털 데이터를 전압, 전류와 같 ... . 실험 목적- DAC와 ADC 변환기 회로를 구성하고 동작원리를 이해한다.2. 실험 소자1) 74HC○○칩- 74HC시리즈의 74는 TTL IC를 의미하고, HC는 High
    리포트 | 6페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23
    다운로드 장바구니
  • 자료 표지
    아날로그 및 디지털회로설계실습 7주차 논리함수와 게이트 예비 리포트
    하는지를 알아보았다. 2x4 Thermometer to binary 디코더의 기능을 알아보고 이를 설계해 보았다.서론: 디지털 시스템에서는 입, 출력 값을 양 논리 시스템으로 표현 ... 의 실험 방법을 설계한다.위의 AND 게이트의 회로를 구성한 후에 입력단에 함수발생기로 사각파를 인가한다. (AND 게이트의 나머지 입력단에는 5V의 DC 전압이 인가되어 있 ... )High(5V)High(5V)High(5V)High(5V)High(5V)High(5V)High(5V)다음과 같고 이는 회로로위의 그림과 같다.결론: 이번 보고서를 통해 논리함수
    리포트 | 10페이지 | 1,000원 | 등록일 2021.09.02
    다운로드 장바구니
  • 자료 표지
    크기비교기 verilog 설계
    제목 - 크기비교기 설계실습 목적크기 비교기 회로는 두 수 중에서 한 수가 크고, 같고, 작다는 것을 결정하는 회로이다. 이 회로는 조합논리회로이며 두 수를 비교한다. 입력 a
    리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19
    다운로드 장바구니
  • 자료 표지
    클럭분주회로설계 verilog 설계
    제목클럭 분주회로 설계실습 목적많은 디지털 회로에서 클럭을 분주하여 사용한다. 클럭을 분주하는 방법은 다양하지만, 이번 실습에서는 순차논리회로에 의해 상태를 정의하고 일정한 조건 ... 에 의해 상태가 천이되도록 클럭 분주회로를 설계함으로써 순차논리회로를 설계하는 절차를 배운다.실습 내용실습결과Verilog, VHLD설계1. 클럭 분주회로를 verilog로 설계
    리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19
    다운로드 장바구니
  • 자료 표지
    패리티체크 verilog 설계
    제목패리티 검사기 설계실습 목적패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. 수신 측에서는 송신 측에서 전송한 데이터에 대해 데이터에 포함된 ‘1’의 개수를 카운트하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용..
    리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19
    다운로드 장바구니
  • 자료 표지
    병렬-직렬 변환회로 verilog 설계
    제목병렬-직렬 변환회로 설계실습 목적레지스터는 데이터를 저장하기 위해 사용되는 기억장치다. 레지스터의 종류는 다양하며, 시프트 레지스터는 클럭이 입력될 때마다 저장된 데이터를 1 ... 비트씩 이동시킨다. 따라서 병렬 입력을 갖는 시프트 레지스터를 이용하면, 병렬로 입력된 데이터를 매 클럭마다 1비트씩 출력시키는 병렬-직렬 변환회로도 설계할 수 있다. 이 실습 ... 을 통해 시프트 레지스터의 동작과 이를 응용한 설계에 대해 알아본다.실습 내용실습결과Verilog, VHLD설계1. 병렬-직렬 변환회로를verilog로 설계한 코드spConverter
    리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19
    다운로드 장바구니
  • 자료 표지
    업다운 카운터 verilog 설계
    제목동기식 BCD 카운터 설계실습 목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. 일상샐활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수 ... 씩 증가하도록 한다. 그리고 각 상태에서 0에서 9까지의 수를 각각 출력하도록 설계한다. 이 실습을 통해서는 상태 천이를 위한 여러 가지 조건을 순차회로에 적용하는 방법에 대해
    리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19
    다운로드 장바구니
  • 자료 표지
    8장 순차논리회로 설계 및 구현(2) 결과
    디지털공학실험 ? 8장, 순차논리회로 설계 및 구현(2) 결과보고서◈ 실험 결과 및 검토가. 4비트 동기식 상향 카운터를 설계하고 출력을 확인하여 다음의 표를 완성하라.☞ 회로 ... 하고 출력을 확인하여 다음의 표를 완성하라.☞ 회로의 모습이다. 앞의 가 실험과 거의 동일하다. 역시나 7478 IC 2개와 7408 IC인 AND gate 2개를 이용하였다.☞ 손쉽 ... 해 일정한 주파수와 진폭값을 회로에 가해야 하므로 실험에 앞서 올바른 값의 클락 펄스가 들어가는 지 확인하도록 오실로스코프를 이용하여서 눈으로 클락 펄스의 파형을 확인 하였다. 그리곤
    리포트 | 6페이지 | 1,000원 | 등록일 2021.01.06
    다운로드 장바구니
  • 자료 표지
    순차검출기와 32x8 sram verilog 설계
    을 가진 순차회로를 설계함으로써 순차논리회로의 설계 과정을 깊이 이해한다.Verilog설계- 순차 검출기의 상태도- Verilog 코드 기술SD.vmodule SD(stepCLK ... 제목 - 실험 결과 보고서실습 목적앞에서 실습한 순차회로 설계는 상태가 천이하는 조건이 단순했는데, 입력이 많아지고 조건이 복잡해지면 상태 천이 조건도 복잡해진다. 다양한 조건
    리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19
    다운로드 장바구니
  • 자료 표지
    7세그먼트FND디코더 verilog 설계
    제목7-세그먼트 FND 디코더 설계실습 목적하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트에 출력하려면 디코딩해야한다. 이 실습에서는 스위치 입력으로 저장된 0x0~0xF사이의 한 자..
    리포트 | 4페이지 | 2,000원 | 등록일 2020.12.19
    다운로드 장바구니
  • 자료 표지
    우선순위 인코더 verilog 설계
    제목인코더 설계실습 목적및 배경인코더는 2^n개의 입력을 받아서 인코딩된n개의 출력을 발생시킨다. 일반적인 인코더의 문제점은 8개의 입력에서 2개 이상의 입력이 ‘1’로 되었을 때 가각에 해당하는 인코딩 결과를 모두 출력된다는 것이다. 따라서 이번 실습에서는 두 개 이..
    리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19
    다운로드 장바구니
  • 자료 표지
    BCD가산기 verilog 설계
    제목BCD 가산기 설계실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하 ... 므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는 두 수를 더한 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습
    리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19
    다운로드 장바구니
  • 자료 표지
    이학전자실험 555 Timer_1
    하며 여러 가지 논리회로의 생성이 가능하다.이번 실험에서는그림 SEQ 그림 \* ARABIC 5 555 timer를 이용한 NOT Gate[그림 5]와 같이 555 timer ... timer를 전반적으로 이해하고 이를 이용한 The 555 Monostable Circuit과 Not Gate 회로를 구성하고 실험을 통해 이론을 이해한다.2)실험 이론555 ... 하여 히스테리시스를 구현한 비교기 회로이다. 아날로그 입력 신호를 디지털 출력 신호로 변환하는 능동 회로의 기능을 하며 비 반전 구성에서 입력이 선택한 임계 값보다 높으면 출력이 높고 입력
    리포트 | 16페이지 | 2,500원 | 등록일 2025.02.24
    다운로드 장바구니
  • 자료 표지
    [논리회로실험] 가산기&감산기 예비보고서
    하는 논리회로3. 실험부품- 5V 전압원 : Power supply- IC : 74HC04, 74HC08, 74HC20 2개, 74HC42, 74HC148- LED 10개 ... gate를 이용해서 가산기와 감산기를 구성한다2) 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작원리를 이해한다.2. 실험이론1) 반가산기- 2진수 덧셈에서 맨 ... 425) 74HC1484. 실험과정 및 예상 결과1) 실험 1 : 2X4 Dencoder- 주어진 회로를 구성한다.- 입력 값을 00, 01, 10, 11 으로 변경해가며 변화
    리포트 | 7페이지 | 1,000원 | 등록일 2021.04.06 | 수정일 2023.03.29
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로실험 / 5번 실험 Decoder & Dencoder 예비보고서
    는 모습을 확인할 수 있다.6. 참고 문헌? 아주대학교 논리회로 실험 강의 노트 (2020)? 임석구 외 1인 공저, 『디지털 논리회로 (이론, 실습, 시뮬레이션)』, 제 2판 ... 이 연결되어 있음을 가정한다.2. 실험 목적본 실험에서는 이전 실험에 이어서 조합 논리회로의 일종이라고 생각할 수 있는 디코더와 인코더에 대해 다룬다. 앞선 멀티플렉서와 디 ... 5번 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 5. Decoder & Encoder1. 회로 결선도※ 이때, 다이오드 출력에는 저항
    리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로실험 / 4번 실험 Multiplexer & Demultiplexer 예비보고서
    ※ 이때, 다이오드 출력에는 저항이 연결되어 있음을 가정한다.2. 실험 목적본 실험에서는 조합 논리회로의 일종인 멀티플렉서와 디멀티플렉서에 대해 다룬다. 여러 입력선 중에서 하나 ... TDM 방식을 사용하며, 모뎀과 단말기 사이에 설치된다. 본 실험에서는 디지털 멀티플렉서를 이용한다.Demultiplexer (디멀티플렉서)디 멀티 플렉서 회로도와 진리표디코더 ... 3주차 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 4. Multiplexer & Demultiplexer1. 회로 결선도DS0S1S0
    리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 17일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
4:02 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기