"기본논리소자"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

래치와 플립플롭 디지털집적회로 플립플롭 회로 plc제어 and or not 전전 쉬프터 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"기본논리소자" 검색결과 521-540 / 1,731건

Combinational Logic Design Ⅱ Decoder, Encoder and Mux

(OR), 논리 부정(NOT)의 세가지 기본 회로를 조합하여 구성한 논리 회로출력이 입력에 의해 결정됨.논리 게이트로만 구성되며, 플립플롭 같은 기억소자는 포함되지 않 ... )Introduction (실험에 대한 소개)Purpose of this Lab : 조합논리회로에 대해서 알아보고 디코더 및 MUX회로를 ISE 프로그램을 이용하여 설계해본다. 이를 이용 ... 하여 다른 회로도 응용할 수 있도록 한다.Essential Backgrounds (Required theory) for this Lab조합 논리 회로논리 곱(AND), 논리 합

리포트 | 16페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험9 'RAM'

실험 9. 예비보고서실험목적-반도체 메모리의 기본적인 동작 원리를 알아보고 64비트 기억소자의 동작을 실험을 통해 확인한다.-실험을 통해 RAM을 소자를 이용하여 구성해보고 또한 ... 되어 전원이 가해지고 있는 동안에 저장된 데이터가 유지된다. DRAM은 모스소자의 커패시터에 전기신호를 인가하여 데이터를 저장하기 때문에 주기적으로 리프레시 동작을 해야한다.RAM ... 으로써 이루어짐1bit RAM 논리도/진리표블록도3.실험방법.2-bit RAM (그림 3)스위치 초기화1) 적당한 선택 스위치(WRITE SELECT A-In0 or WRITE SELECT

리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
판매자 표지

<컴퓨터 구조론> - 디지털 논리이론

는 전기적 신호로 동작하는 회로 게이트(gate)들의 조합으로 구성 작동원리에 따라 조합회로와 순서회로로 구성(컴퓨터 내부회로 구성) 게이트 논리회로의 기본적인 하드웨어 소자 ... 로, 두 개 이상의 입력단자와 1개의 출력단자를 가짐 기본 연산 : 논리곱(AND), 논리합(OR), 논리부정(NOT), 배타적논리합(택)Computer Aechitecture게이트 ... 를 대수 형식으로 표현 같은 기능의 보다 간단한 회로로 단순화 기본 연산 논리곱(AND), 논리합(OR), 논리 부정(NOT), 배타적 논리합(XOR)의 4가지 연산 논리곱, 논리합

리포트 | 189페이지 | 3,000원 | 등록일 2015.09.16

다운로드 장바구니
삼성전자 기업 경영 분석

분류전자산업(또는 전자공업)이란 전자공학을 기술의 기본으로 한 전자기기의 제조공업으로서,＜전자공업진흥법＞ 제2조(정의)에서는 “전자관·반도체소자, 기타 이와 유사한 부품을 사용 ... )1)분석산업 범위설정산업 분석에 있어 분석산업의 범위를 ‘전자관·반도체소자, 기타 이와 유사한 부품을 사용하여 전자의 운동과 특성을 응용하는 기계·기구를 제조하는 사업’인 전자 ... 산업을 기본적인 분석 범위로 설정하되, 분석기업인 삼성전자의 주력 제품인 TV, 휴대폰, 반도체 이 세 가지 품목을 구체적인 분석범위로 설정하였다. 그 중에서도 현재 삼성전자의 매출

리포트 | 35페이지 | 2,000원 | 등록일 2017.08.06

다운로드 장바구니
기본 논리 함수 및 gate와 가산기 결과 report

학번 : 이름 : 실험조 :--------------------------------------------------------------------1. 실험 제목기본 논리 함수 ... 하므로 전원선을 통한 잡음으로 틑린 동작을 할 수 있다. 0.1μF의 커패시터를 논리소자에 가까운 전원선의 +단자와 접지 단자 사이에 접속하여 틀린 동작을 방지한다.나. 논리상태 ... 및 gate와 가산기2. 결과 분석[참고] 논리회로 실험에서 논리상태 입력과 출력상태 확인은 다음과 같은 방법을 이용하면 좋다가. 논리회로 동작은 빠른 전압 상승과 하강이 발생

리포트 | 9페이지 | 2,000원 | 등록일 2016.06.26

다운로드 장바구니
디지털실험및설계 예비(플립플롭)

디지털 논리실험 및 설계#2 플립플롭 (예비)담당교수님 : 교수님제출일자 : 2015. 03. 23조 :학번 :이름 :1. 실험 이론순서논리회로에를 구성하는 기본소자이며, 흔히 ... , T 플립플롭, JK플립플롭 등이 있다.(1) 기본 RS 플립플롭기본적인 RS 플립플롭은 두 개의 NAND게이트로 회로를 만들 수 있다. 여기서 S와 R은 set과 reset ... 을 의미하는데 여기서는 S바랑 R바를 이용했다.기본 RS 플립플롭의 특이한 점이 있다면 S=1, R=0 이면 Q와bar { Q}는 앞의 상태와 상관없이 항상 1과 0의 상태가 되

리포트 | 10페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
디지털 로직 실험 JK 플립플롭 (J-K Flip-flop)

플립플롭은 기본적으로 S-R 플립플롭의 무효 출력상태를 토글(toggle)이라는 새 모드로 대체함으로써 부가적인 논리를 갖는 클럭 입력 S-R 플립플롭이다. 토글은 플립플롭 ... . 이론 요약D 플립플롭은 동작 상태의 클럭 에지(edge)에서만 출력이 변하는 에지-트리거(edge-triggered) 소자이며, 단지 1을 저장하는 세트(set)와 0을 저장 ... 하는 리셋(reset)만 존재하여 여러 응용에 제한을 받는다. 또한 D 플립플롭은 클럭 펄스를 제거하지 않으면 래치로 사용될 수 없다는 것도 이 소자를 사용하는 응용에서 제한 요소

리포트 | 8페이지 | 1,000원 | 등록일 2015.07.20 | 수정일 2015.07.29

다운로드 장바구니
마이크로프로세서 프로젝트 report (8051컨트롤러를 이용한 디지털시계)

에 소자들을 연결하여 회로를 구현하였다.3. 동작스위치 J1, J2 즉 P3.0, P3.1의 상태에 따라 4가지 중 1가지 모드로 동작한다.? J1(Open) J2(Open ... 을 주기억장치(ROM, RAM)와 입, 출력 제어회로를 내장시켜 기본적인 컴퓨터의 기능을 모두 갖도록 한 것을 마이크로컨트롤러라 한다. 이것은 최소의 부품으로 간단한 컴퓨터를 구성 ... 할 수 있으므로 시스템의 단순화 및 저가격화가 가능하고, 따라서 범용 목적보다는 기기제어용으로 주로 사용되기 때문에 이렇게 부르며 단순히 IC 소자 1개로 완전한 형태의 컴퓨터

리포트 | 26페이지 | 1,500원 | 등록일 2016.02.15 | 수정일 2016.06.02

다운로드 장바구니
디지털실험 - 실험 2. 논리 게이트 예비

게이트를 이용한 표준게이트- 74LS86 ? XOR 게이트를 이용한 표준게이트예비보고서 3) 사용할 논리장치의 구조에 대해 요약 기술하여라.- 기본게이트(AND, OR, NOT ... =0A=5 B=5Y=1- 고찰이번 실험은 본격적으로 논리게이트를 이용해서 회로를 구성하는 실험으로서, 실험 1.디지털 논리소자 보다 시뮬레이션을 돌리기 위한 회로를 그리는 과정 ... *예비보고서*실험주제실험 2. 논리 게이트조13조1. 실험 이론- 목 적1) AND, OR, NOT, NAND, NOR, EXOR, EXNOR의 논리함수 개념과 Gate의 구조

리포트 | 11페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
디지털실험및설계 결과1(논리게이트)

디지털 논리실험 및 설계#1 기본 논리 게이트 (결과)담당교수님 : 교수님제출일자 : 2015. 03. 23조 :학번 :이름 :1. 실 험 결 과(1) 2 입력 NOR, XOR ... 의해서 해야한다.(3) 다른 소자에 의한 XOR게이트의 구성입력출력AB회로 (h)회로 (i)논리논리0000011110111100회로(h)는 NOT게이트 2개와AND게이트 2개 ... 를 처음 다뤄보았다. 그래도 계속해서 사용하다 보니, 익숙해졌다. 이번 실험은 기본이 되는 논리 게이트의 동작 특성을 이해하고 직접 구성하여 측정하는 것이었다. 이론과 같이 실험 결과

리포트 | 5페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
디지털실험 2결과 논리 게이트

가 지난학기에 디지털 공학을 통해 배운 기본적인 논리소자의 구조 및 기능을 복습하고 실제 소자가 어떻게 생기고 어떤 식으로 동작하는지 알아보기 위한 실험이었다.이번 실험에서는 이전 실험 ... 디지털 실험 결과보고서실험 2. 논리 게이트실험 결과실험 1.SN 7408로 회로를 결선하고, 1) B=0, 2) B=1, 3) B=open 상태에 대하여 진리표를 작성하라.사진 ... =0A=1, B=open 일 때 Y=0B=open의 회로이다. 그냥 단자를 허공에 띄워놓았다.실험에서 측정된 결과를 보면 AND 소자의 특성대로 잘 측정된 것을 볼 수 있

리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
<논리회로실험>논리게이트, 추가논리게이트

(Exclusice OR) 게이트는 앞서 설명된 게이트들의 조합으로 만들 수 있지만, 많은 응용회로에서 사용되므로 이 게이트는 자신의 유일한 기호를 갖는 기본 논리 소자로 취급된다.XOR ... . TTL 시리즈 7400의 내부도와 펄스 연산에 대한 출력 파형1.1.2 NOR 게이트NOR 게이트는 NAND 게이트와 같이 만능 논리 소자로 사용되는 게이트로 AND, OR, NOT ... 6. TTL 시리즈 7402의 내부도와 펄스 연산에 대한 출력 파형1.1.3 OR 게이트OR게이트는 모든 논리 기능이 수성될 수 있는 또 다른 기본 게이트로, 두 개 또는 그

리포트 | 7페이지 | 1,500원 | 등록일 2015.12.14

다운로드 장바구니
판매자 표지

마이크로프로세서 예비보고서 9장 - Data EEPROM 메모리와 watchdog 사용하기

································159-1 실험 이론EEPROM 메모리○ RAM : 쓰고 읽기를 마음대로 할 수 있는 기억소자(register file)전원 ... 이 꺼지면 기억된 내용이 전부 지워짐⇒ 전원이 꺼져도 보관될 수 있는 별도의 기억장치가 필요하다.○ ROM : 메모리에 기억된 내용이 지워지지 않도록 된 기억소자(Read Only ... 어 줌으로써 기억된 내용이 지워지게 되는 소자> EEPROM (Electrical Programmable ROM)전기적으로 기억된 내용을 지울 수 있는 소자> flash 메모리기억

리포트 | 15페이지 | 3,000원 | 등록일 2016.06.25 | 수정일 2016.06.26

다운로드 장바구니
기본 게이트 설계 예비보고서

과 목 : 논리회로설계실험과 제 명 : 기본 게이트 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 3. 20논리회로설계 ... )[그림 1] CPLD 1) CPLDComplex Programmable Logic Device(복합 프로그래머블 논리 소자)의 약자로 PAL(Programmable Array ... Logic)와 FPGA의 복합성과 구조적 특징을 지닌 논리 소자이다.CPLD는 내부 여러 개의 LAB(Logic Array Block)와 LAB의 연결선인 PIA(Programmable

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
[대충] 예비 VHDL을 이용한 순차회로 구현

디지털공학실험(예비보고서)실험 : VHDL을 이용한 순차회로구현1. 실험 목적기본적인 소자인 래치와 플립플롭의 VHDL 구현에 대하여 이해하고, 래치와 플립플롭을 이용한 카운터 ... 를 VHDL로 설계한다.2. 실험 이론가. 순차논리회로순차회로는 현재의 입력뿐만 아니라 회로 내부에 기억된 이전 상태의 값에 따라 현재의 출력 값이 결정되는 회로이다.①동기식 순차 ... 논리회로동기식 순차논리회로란 회로에 클럭 펄스가 들어오는 시점을 기준으로 회로의 입력 신호로 부터 회로의 동작을 정의할 수 있는 시스템이다.②비동기식 순차논리회로비동기식 순차논리회로

리포트 | 4페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
디지털실험 - 설계 1 예비 보고서

*예비보고서*실험주제설계 1 예비 보고서조13조1. 목적1) 디코더에 대해 알아보자.2) 논리회로소자에 대해 알아보자.3) 7-Segment를 디코더를 이용해서 사용해보자.2 ... 구현 (카르노맵을 이용한 논리식 구현)4) 논리게이트 회로 구상 및 시뮬레이션을 통한 회로 구성 및 결과값 도출5. 설계 구성1) 세그먼트 이해와 설계 구성세그먼트의 숫자판 표시 ... 형식은 아래 그림과 같다. 여기서 소문자(a-g)는 출력판의 Output을 의미한다. Output은 논리 Low(0), High(1)로 나타내며 여기서 0은 꺼짐, 1은 켜짐

리포트 | 7페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
[대충] 결과 진리표

및 고찰이론을 이미 알고 있었기 때문에 기본 논리 연산을 이용하여 출력 값(F)을 구하기는 쉬웠으며, 지난 실험에서 각 소자의 Data Sheet를 찾아보면서 실험을 진행

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
Lab#02 [HBE-ComboⅡ-SE] board [Xilinx Spartan3] FPGA chip [ISE] digital design tool

. Conclusion187. Referrence18IntroductionPurpose of this labXilinx ISE의 설계방법을 익히고, Scematic설계를 통해 논리회로를 구현 ... 한다.Essential BackgroundsISE Project프로젝트 생성(1) 프로젝트를 생성한다(2) 프로젝트 기본값을 세팅한다(3) 프로젝트 서머리를 확인 후 완료한다.(4 ... ) Language TemplateEidt > Language Template에서 HDL의 기본 Template를 제공Text Editor(HDL Source)ISE

리포트 | 18페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
순서논리회로 1 플립플롭 예비보고서

-RS플립플롭은 단지 두 개의 NAND 게이트나 NOR 게이트로 구성할 수 있습니다. 이를 이용하며 만든 기본 RS플립플롭에서 구성하고 있는 두 소자 사이에 레이스조건이 발생하게 되 ... ■실험의 목적- 이번 실험은 순서논리회로 1: 플립플롭 이라는 실험이며, 순서논리회로의 기반이 되는 플립플롭의 동 작 원리를 살펴보고 전반적인 이해를 도모 하도록 하는 실험입니다 ... 의 출력을 Q라 하면, 다른 한 쪽의 출력은 Q'가 됩니다. 또한 플립플롭은 기억소자로 사용되며, 주파수를 분할하거나 카운터를 제작하는 등에 널 리 응용됩니다. 그리고 플립플롭을 구분

리포트 | 1페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
순차회로 설계 예비보고서

를 한다.2. 예비 이론(1) Latch- Clock 신호에 관계없이 모든 입력을 감시하다가 언제든지 출력을 변화시키는 비동기식 순서논리소자로 한 비트의 정보를 데이터가 바뀌기 전 ... 정해진 시점에서의 입력을 샘플링해서 출력에 저장하는 동기식 순서논리소자이다.- Latch와 유사하지만 가장 큰 차이점으로 Latch는 입력신호가 인가되는 순간 바로 출력에 반영 ... 과 목 : 논리회로설계실험과 제 명 : 순차회로 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 1논리회로설계 실험

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니

이전10개 22 23 24 25 262728 29 30 31 다음10개

파워링크

신청하기