• 통합검색(1,432)
  • 리포트(1,356)
  • 자기소개서(49)
  • 시험자료(15)
  • 논문(9)
  • 방송통신대(3)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설1 RLC BJT PSPICE 전전설2 전자회로설계실습 전전설3 floyd 기초회로실험 시립대 전전설1 FPGA jfet 바이어스 회로 op-amp-rc filter 설계
판매자 표지는 다운로드시 포함되지 않습니다.

"전자회로설계레포트" 검색결과 501-520 / 1,432건

  • 자료 표지
    [기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 결과보고서
    1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 ... 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목 ... 이론 및 회로② Seven-segment display의 심볼 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.③ Seven-segment
    리포트 | 3페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01
    다운로드 장바구니
  • 자료 표지
    [아주대] 기초전기실험 A+ DC 12.3, 12.3 Thevenin's, Norton's Theorem 결과보고서
    결과보고서 5주차REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류 ... 을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부 : 전자공학부제출일 :과목명 : 기초전기실험교수명 :분 반 :학 번 :성 명 ... Power Transfer(Validating the ConditionR _{L} =R _{Th})① 아래와 같은 회로를 Bread board에 설계한다.RL VL8VER1 = 330
    리포트 | 13페이지 | 1,500원 | 등록일 2020.05.31
    다운로드 장바구니
  • 자료 표지
    2 STAGE OP-AMP DESIGN
    는 그 입력 단자 간의 전압 차이보다 대개 백배에서 수천 배 큰 출력 전압을 생성한다.4. 설계 이론[그림 1][그림 1]은 이번 과제에서 주어진 회로로 2단 연산 증폭기이다. 2단 ... 해서 얻을 수 있고, 따라서 1단 연산 증폭기의 이득보다 훨씬 크다.5. 설계 과정1) Open loop gain[그림 2]는 Open loop 회로는 시스템의 출력이 입력 조절 ... 2 STAGE OP-AMPDESIGN1. 설계 주제2 STAGE OP-AMP DESIGN2. 설계 목적Simetrix를 사용해 2 STAGE OP-AMP를 안정하고 빠른 응답
    리포트 | 10페이지 | 4,900원 | 등록일 2020.01.22 | 수정일 2024.10.06
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 통신공학실습 6주차 예비레포트
    통신공학실습Preliminary Report6주차 : 믹서 회로 설계 및 제작Ⅱ1. Introduction (실험에 대한 소개)가. Purpose of this Lab저번 실험 ... 에서는 쵸퍼회로를 이용하여 샘플링과 반송파 주파수의 파라미터를 이해하고 실제 환경에서 BPF 소자를 RLC를 이용하여 Q값에 따라 RLC값의 조절로 최적의 RLC 값을 찾아내어 설계 ... 과 PNP를 잘 구별하는 법은 가운데를 기준으로 전류의 방향을 보셔서 순바이어스 극성을 파악하시면 됩니다.LOCAL OSCILLATOR전자 기기에서 국부 발진기 ( LO )는 신호
    리포트 | 6페이지 | 2,000원 | 등록일 2019.07.29 | 수정일 2019.08.10
    다운로드 장바구니
  • 자료 표지
    아주대학교 전자회로실험 실험7 Output stage회로 예비보고서
    REPORT실험7. Output stage회로 예비보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도 ... 하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 전자회로실험교수명:분 ... Stage 회로에 대해 알고 동작 특성을 이해한다.2. 실험이론Class A output stage회로Class B output stage회로Class AB output stage회로
    리포트 | 7페이지 | 1,500원 | 등록일 2020.05.30 | 수정일 2020.06.08
    다운로드 장바구니
  • 자료 표지
    [기초전자회로실험2] "FPGA Board를 이용한 FSM 회로의 구현" 결과보고서
    1Result report Electronic Engineering기초전자회로실험FPGA Board를 이용한 FSM 회로의 구현자료는 실제 실험을 바탕으로 작성되었으며,보고서 ... 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목FPGA Board를 이용한 FSM 회로의 구현2. 실험 ... 았다.앞서 3bit Up-Counter를 설계하는 과정과 동일하게 4bit Up-Counter를 설계하고 이를 회로로 표현하고 회로의 구성 및 동작원리에 대해 먼저 알아본 이후 HDL
    리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01
    다운로드 장바구니
  • 자료 표지
    10장 BJT의 이미터 및 컬렉터 귀환 바이어스 예렙
    를 정확히 파악하여 베이스, 이미터, 컬렉터의 위치를 확실히 숙지한다.참고문헌[1] 전자회로실험 제10판예비보고서 전자회로설계및실험1 실험일: 년 월 일 ... 다면() 이미터 전류는 본질적으로 트랜지스터 와 무관하게 된다. 그러므로 적절히 설계된 이미터 바이어스 회로에서 트랜지스터를 교환한다면, 와 의 변화는 미약할 것이다.회로에서의 전체 ... 실험 제목: BJT의 이미터 및 컬렉터 귀환 바이어스조: 이름: 학번:실험에 관련된 이론-이미터 바이어스 회로실험의 첫번째 회로인 이미터 바이어스 구조는 단일 또는 이중 전원공급
    리포트 | 7페이지 | 1,500원 | 등록일 2019.12.22 | 수정일 2022.03.28
    다운로드 장바구니
  • 자료 표지
    19장 공통 이미터 증폭기 설계 결렙
    을 선정하고 예상값과 실험값을 비교할 수 있다. 직류 바이어스와 교류 증폭값을 계산하고 측정할 수 있다.(별지) 측정 Datasheet결과보고서 전자회로설계및실험2 실험일: 년 월 일 ... 나오게 된다.실험내용부품선정실험에서 설계해야 하는 공통 이미터 회로가 위의 그림에 나와있다. 값(10V)은 트랜지스터 최대 정격(=40V, 최대값) 이내에 있으며, 출력 전압 스윙 ... 을 확인하라.공통 이미터 회로 구성 및 테스트순서 1의 설계와 순서 2의 해석에서 구한 커패시터, 저항, 트랜지스터를 이용해 그림 19-1의 공통 이미터 증폭기 회로를 구성하라
    리포트 | 11페이지 | 2,000원 | 등록일 2019.12.22 | 수정일 2022.03.28
    다운로드 장바구니
  • 자료 표지
    27장 차동 증폭기 회로 결렙
    었다. 이론으로 공부했던 부분을 확인해 볼 수 있는 실험이었다결과보고서 전자회로설계및실험2 실험일: 년 월 일 ... 은 BJT를 이용하여 차동 증폭기 회로를 설계한 후 회로의 DC 동작과 AC동작을 측정하는 것이었다. 차동 증폭기는 두 개의 입력을 받아, 두 입력에 인가된 신호에서 위상이 반대인 ... 을 진행할 수 있었다.설계프로젝트 진행사항설계한 회로를 바탕으로 최종 구현을 진행 중입니다. 다음주 안으로 발표준비를 진행함과 동시에 기판에 회로를 설계하여 납땜할 예정입니다.결론보고
    리포트 | 16페이지 | 2,000원 | 등록일 2019.12.22 | 수정일 2022.03.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 결과보고서
    설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계결과 레포트전기회로 설계 및 실습 수요일 9,10,11,12교시조 조원실험날짜 월 일 제출날짜 월 일전자전기공학부 ... 요약: 전원장치에는 내부저항이 있다는 점을 알기 위해 6V의 건전지에 내부저항을 알아보는 회로를 설계했고 DMM을 이용하여 측정하였다. 사용했던 건전지임을 감안하면 적당한 내부저항 ... 는 실험이였다. 그리고 DC Power Supply 동작 원리나 단자들 간의 관계를 알 수 있는 실험이였다.설계실습 결과4.1(a)6V건전지의 전압: 6.59977V10Ω의 저항
    리포트 | 6페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL
    Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic ... (베릴로그)는 전자회로와 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다.C언어와 비슷한 문법을 가져서 사용자들이 쉽게 접근할 수 ... HDLpost-lab reportⅠ. 서론1. 실험 목적본 실험에서는 Verilog HDL의 사용법을 익히고 이를 사용하여 디지털 논리회로를 설계하는 여러 가지 방법을 다룬다
    리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [3주차 결과] 레포트
    전자전기컴퓨터설계실험 ⅡPost-report3주차: Logic Design using Verilog HDL1. Introduction (실험에 대한 소개)가. Purpose of ... this Lab이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. 비트 단위 연산자를 이용하는 실험과 Gate Primitive를 사용 ... 하는 방법, Behavioral modeling을 이용한 설계방법을 실험을 통해서 실시한다. 테스트 벤치로 예비레포트에서 작성한 실험을 토대로 실제 실험에서 키박스에 프로그래밍을 하
    리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    17장 공통 이미터 트랜지스터 증폭기 결렙
    하지 않아 나중에 한번 실험을 해보는 것이 좋아 보인다.결과보고서 전자회로설계및실험2 실험일: 년 월 일 ... 오차가 많이 줄어들어 실험이 조금 더 정확하고 수월하게 진행될 것 같다.설계프로젝트 진행사항조원들끼리 제안서 발표 때 교수님이 해주신 조언을 바탕으로 회로 수정과 재료조사를 이어 ... 실험 제목: 17장 공통 이미터 트랜지스터 증폭기조: 이름:학번:요약문트랜지스터를 이용하여 공통 이미터 직류 바이어스와 공통 이미터 교류 바이어스를 구성하고 각각의 회로에 대해
    리포트 | 12페이지 | 2,000원 | 등록일 2019.12.22 | 수정일 2022.03.28
    다운로드 장바구니
  • 자료 표지
    아주대학교 전자회로실험 실험7 Output stage회로 결과보고서
    REPORT실험7. Output stage회로 예비보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도 ... 하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 전자회로실험교수명:분 ... 전압의 관계를 그래프로 그린다. 출력이 포화될 때의 입력과 출력 전압을 표시한다.< 삼각파 발생회로 > < Pspice 설계 >Pspice simulation 과 실험결과값 비
    리포트 | 6페이지 | 1,500원 | 등록일 2020.05.30 | 수정일 2020.06.08
    다운로드 장바구니
  • 자료 표지
    아주대학교 전자회로실험 실험1 부궤환 회로 결과보고서
    REPORT실험1. 부궤환 회로 결과보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 ... , 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 전자회로실험교수명:분 반:조 원:학 ... 증폭기 회로Pspice 설계< PSpice simulation 결과 값 >R _{f}(Ω)R _{R}(Ω)V _{pp}GainV _{o} /V _{i}Phase
    리포트 | 10페이지 | 1,500원 | 등록일 2020.05.30 | 수정일 2020.06.08
    다운로드 장바구니
  • 자료 표지
    아주대학교 전자회로실험 실험6 삼각파 발생회로 결과보고서
    REPORT실험6. 삼각파 발생회로 결과보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공 ... , 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 전자회로실험교수명:분 반:조 원 ... } TIMES {R _{1}} over {R _{2}}(5) 전원을 끄고R _{1}을 4.7k OMEGA 과 15k OMEGA 으로 하고 표에 기입하라.삼각파 발생회로Pspice 설계실험
    리포트 | 6페이지 | 1,500원 | 등록일 2020.05.30 | 수정일 2020.06.08
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
    의 상태에 따라 출력 값이 결정되는 논리 회로이다.이는 지금 사용하는 다양한 전자기기들의 기반이 된다. 예를 들어 컴퓨터, 핸드폰, 시계, …, etc이러한 기기들은 memory ... , es from this Lab이번 실험을 위해 예비레포트를 작성하며 조합 회로와 순차 회로의 차이를 조사하게 되었는데, 이번 전전설에서 수행하게 될 순차 회로를 대략적으로 이해 ... 하게 되었다. 이전에 마이크로프로세서에서 배우긴 했지만, 이번 실습에서 combo Box를 보니 어떤 식으로 순차 회로를 설계하는지 알 수 있었다. 또한, 오래간만에 PSpice
    리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15
    다운로드 장바구니
  • 판매자 표지 자료 표지
    설계실습 9. LPF와 HPF 설계 예비보고서
    설계실습 9. LPF와 HPF 설계예비레포트전자전기공학부학번3. 실험계획서3.1 c= 10nF인 커패시터와 R을 직렬 연결하여 cutoff frequency가 15.92KHz인 ... LPF를 설계하라, 출력단자를 표시한 회로도를 그리고 R의 크기를 구하라.Cutoff frequency는 이다. 이 때 c=10nF라면 R은 999.72Ω이다.3.2 위에서 설계 ... frequency가 15.92 KHz인 HPF를 설계하려 한다. R의 크기를 구하라.Cutoff frequency는 이다. 이 때 L=10mH라면 R은 1000.28Ω이다.3.6 위
    리포트 | 8페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.08
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)
    (FSM) HYPERLINK \l "주석1"[1]FSM은 컴퓨터 프로그램과 전자 논리 회로를 설계하는데 쓰이는 수학적 모델이다. 이 모델은 현재 상태로부터 가능한 전이 상태와, 이러 ... benchSimulation 결과Pin 연결- 개발 설명위 디자인의 설계는 순차회로로 구현된 것과 거의 동일한데, 차이가 있다면 moore machine을 활용해서 설계를 진행한 것입니다.설계 3 ... 에서는 단순히 순차회로의 특성을 활용하여 설계를 진행하였습니다.설계를 진행하면서 받은 느낌은 굳이 moore 머신과 mealy 머신을 설계를 하였지만, 굳이 쓰는 이유를 모르겠다는 것
    리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15
    다운로드 장바구니
  • 자료 표지
    공통소스증폭기의설계(Common Source Amplifier Design)
    공통 소스 증폭기의 설계Common Source Amplifier Design전자공학과목 차1. 문제……… 32. 서론……… 43. 소자 특성……… 54. 이론적인 설계과정 ... ………5. CAD 도구(OrCAD-SPICE)를 이용한 설계과정………6. 설계의 결과 및 결론 ………1. 문 제[1] 설계과제의 목표:1. CS증폭기의 바이어스 회로에 대한 이해2 ... 신호 등가 회로모델4. 이론적인 설계과정Step1: CS 앰프의 주파수 응답을 계산하기 위하여 pspice 사용한다. MOSFET의 관측을 위해 source와 body를 연결
    리포트 | 13페이지 | 2,000원 | 등록일 2019.11.09
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 18일 월요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
4:04 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기