"전자회로설계레포트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설1 RLC BJT PSPICE 전전설2 전자회로설계실습 전전설3 floyd 기초회로실험 시립대 전전설1 FPGA jfet 바이어스 회로 op-amp-rc filter 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"전자회로설계레포트" 검색결과 481-500 / 1,432건

아주대학교 전자회로실험 설계1 C 측정 예비보고서

설계1.REPORT설계1. C 측정회로 설계 예비보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)6조(출처: http://www.ieee.org)나는 전자공학도 ... 하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 전자회로실험교수명 ... 는 많은 회로중 적분기를 이용하는 이유- 555를 사용한 사각파 제너레이터로 측정하거나 다이오드를 브릿지스톤방식을 이용하여 회로 설계 후 측정하는 방법등 여러 방법들이 있지만 측정

리포트 | 7페이지 | 1,500원 | 등록일 2020.06.06

다운로드 장바구니
판매자 표지

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 예비보고서

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계예비 레포트전자전기공학부학번3. 설계실습 계획서3.1 (a) 건전지의 내부저항이 어느 정도일 것 같은가? (b) 건 ... 전지(6 v)의 내부저항을 측정하는 회로와 절차를 설계하여 제출하라. 단, 가능한 한 측정에 의한 전력소비가 최소가 되도록 10옴 저항과 pushputton을 사용하라 전류가 흐를 ... 가 output 1의 (+)단자보다 5V 높게 되는 회로에 이 전압을 측정하기 위해 DMM을 추가한 회로를 설계하여 제출하라.3.5 공통기준점에 대해 output 1을 5V, output 2

리포트 | 5페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
아주대학교 전자회로실험 설계3 OP-Amp RC Filter 예비보고서

설계3.예비REPORT설계3. OP-AMP-RC FLITER 예비 보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org ... 가 전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 전 ... )나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치는 심대한 영향을 인식하여 우리의 직업, 동료와 사회에 대한 나의 의무를 짐에 있어 최고의 윤리적, 전문적 행위를 수행

리포트 | 10페이지 | 1,500원 | 등록일 2020.05.30 | 수정일 2020.06.08

다운로드 장바구니
14장 JFET 바이어스 회로 설계 예렙

] Hyperlink "https://en.wikipedia.org/wiki/JFET" https://en.wikipedia.org/wiki/JFET예비보고서 전자회로설계및실험1 실험일: 년 월 일 ... 실험 제목: JFET 바이어스 회로 설계조: 이름: 학번:실험에 관련된 이론BJT와 같이 접합 전계효과 트랜지스터(JFET)은 차단, 포화, 선형의 세 가지 영역에서 동작 ... 에서 수행할 두 개의 바이어스 설계에서는 전달 특성곡선과 동작점의 조건을 함께 이용해 다양한 회로 요소에 필요한 값을 결정할 것이다. 두 경우 모두 Q점을 주어진 직류 동작점이나 그

리포트 | 5페이지 | 1,500원 | 등록일 2019.12.22 | 수정일 2021.10.13

다운로드 장바구니
판매자 표지

설계실습 3. 분압기(Voltage Divider) 설계 결과보고서

설계실습 3. 분압기(Voltage Divider) 설계결과 레포트전기회로 설계 및 실습 수요일 9,10,11,12교시조 조원실험날짜 월 일 제출날짜 월 일전자전기공학부요약 ... KΩ의 부하를 연결하니 측정되는 전압은 0.851V로 3V를 분압해 주지 못한 회로였다. 처음에 설계한 회로는 부하를 연결해준 전후로 각 단자의 전압이 달라지므로 분압기로서의 역할 ... 을 못하는 회로였다. 부하효과를 고려한 분압기를 설계하기 위해 2.7KΩ과 3.3KΩ 3개를 합성한 9KΩ으로 회로를 구성했다. 이때 1KΩ에 2.91V에 전압이 걸렸으며 3V

리포트 | 5페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
판매자 표지

설계실습 6. 계측장비 및 교류전원의 접지상태의 측정방법설계 예비보고서

설계실습 6. 계측장비 및 교류전원의 접지상태의 측정방법설계예비 레포트전자전기공학부학번3. 설계실습 계획서3.1 DMM을 사용하여 실험실 교류전원(220 V) power ... outlet(소켓) 두 개의 접지 사이의 전압을 측정하는 방법을 설계하여 제출하라.DMM을 전압 측정 모드로 설정한다.DMM의 두 단자를 각각 220V 소켓 접지에 연결하고 측정한다.3 ... 다. (는 오실로스코프로 측정한 최대전압)주파수에 따른 사인파들과 실효값의 그래프이다.3.3(a) Function Generator에 3.3KΩ, 6.8KΩ이 직렬로 순서대로 연결된 회로를 그리고

리포트 | 5페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
12장 JFET 특성 예비보고서

/474" https://mathphysics.tistory.com/474예비보고서 전자회로실험1 실험일: 년 월 일 ... -type의 JFET에서 3개의 단자는 N형영역으로서 전자가 흘러나오는 channel의 끝부분인 Source와 흘러나온 전자가 들어가는 끝인 Drain(그러므로 전류의 방향 ... - Pinch-off(핀치오프)와 Saturation(포화)Gate 바이어스(VG)가 0일 때, Gate는 Source와 단락회로를 이룬다.x = 0에서의 전위는 Gate의 모든 영역

리포트 | 5페이지 | 1,500원 | 등록일 2019.12.22 | 수정일 2022.03.28

다운로드 장바구니
6장 클램퍼 회로 결과보고서

에 왜곡이 발생한다는 것을 확인하여, 시정수가 클램핑 기능에 어떠한 영향을 주는지, 좋은 클램퍼 회로를 만들기 위해서 저항과 커패시터 값을 어떻게 설계해야하는지 알 수 있었다.실험내용 ... 입력 신호로 바꾸어 회로를 설계하였을 때, 커패시터에 충전되는 전압과 병렬 연결에 걸리는 전압을 측정하여 파형이 어떻게 바뀌는지 확인한다.- 클램퍼 ( R의 영향 )a. (1)번 ... 을 확인할 수 있었다. 이 값은 Pspice로 회로를 설계하여 시뮬레이션하였을때의 값과 거의 비슷하고, 따라서 다이오드와 직류전압원을 직렬 연결함으로써 건전지를 연결하기 전과는 달리

리포트 | 8페이지 | 1,500원 | 등록일 2019.12.22 | 수정일 2021.10.13

다운로드 장바구니
14장 JFET 바이어스 회로 설계 결렙

실험 제목: JFET 바이어스 회로 설계조: 학번 / 이름:요약문지금까지 배운 JFET의 특성을 이용하여 자기 바이어스 회로와 전압 분배기 바이어스 회로를 설계한다. 먼저 2N ... 을 같이 하도록 설계하여 회로해석을 통해 전압과 저항을 계산하고 회로를 구성한다. 마찬가지로 드레인-소스 전압과 드레인 전류의 값을 측정하고 이론값과의 %오차를 계산한다. 두 회로 모두 ... 주어진 조건이나 목표에 맞게 제대로 회로가 설계되고 구성되었는지 확인한다.실험내용- 와 결정고정 바이어스 회로를 구성하고 와 를 측정한다.-자기 바이어스 회로 설계(아래 설계

리포트 | 4페이지 | 1,000원 | 등록일 2019.12.22 | 수정일 2020.10.09

다운로드 장바구니
시립대 전전설2 [3주차 예비] 레포트

전자전기컴퓨터설계실험 ⅡPre-report3주차: Logic Design using Verilog HDL1. Introduction (실험에 대한 소개)가. Purpose of ... (베릴로그)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다."라고 위키백과에서 정의되어있습니다, 한마디로 어떤 하드웨어 ... this Lab이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. 비트 단위 연산자를 이용하는 실험과 Gate Primitive를 사용

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
판매자 표지

설계실습 10. RLC 회로의 과도응답 및 정상상태응답 결과보고서

설계실습 10. RLC 회로의 과도응답 및 정상상태응답결과 레포트전기회로 설계 및 실습 수요일 9,10,11,12교시조 조원실험날짜 월 일 제출날짜 월 일전자전기공학부요약 ... : RLC 회로를 구성해서 저감쇠, 임계감쇠, 과감쇠의 파형을 관찰했다.RLC 저감쇠 회로에는 260Ω의 저항이 사용됬으며 이 때 측정한 는92.43KHz이다. 계산한 는 98.97KHz ... 지못한 것 등이 있다. 그리고 260Ω을 사용한 저감쇠 회로는 저감쇠의 조건을 만족했으며 파형도 모두 저감쇠 회로처럼 나왔다.RLC 임계감쇠 회로에는 1.9414KΩ이 사용됬으며 저항

리포트 | 10페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2 ... , NOR2, XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 ... .② Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.회로부품Field

리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... , XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 및 ... Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험결과NAND2 (0,0)NAND

리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
2장 다이오드 특성 예비보고서

)ID(mA)12345678910(Ge 다이오드)VR0.10.20.30.40.50.60.70.80.9VD(mV)ID(mA)123456789103. 역방향 바이어스SiGeVRISDC 저항예비보고서 전자회로설계및실험1 실험일: 년 월 일 ... 바이어스 전압-전류 그래프, Si과 Ge의 문턱전압 그래프)* 문턱전압어떤 장치 및 전자 부품이 동작을 시작하는 전압으로 다이오드가 작동하기 시작하는 전압을 말한다. Si 다이오드 ... 는 약 0.7V, Ge 다이오드는 약 0.3V 이상에서 전류가 급격히 증가하며 이 때의 전압을 문턱전압(threshold voltage)라고 한다.실험회로 및 시뮬레이션 결과- 1

리포트 | 6페이지 | 1,500원 | 등록일 2019.12.22 | 수정일 2022.03.28

다운로드 장바구니
2장 다이오드 특성 예비레포트

전압과 전류의 단위에 유의하여 축을 세우도록 한다.예비보고서 전자회로설계및실험1 실험일: 년 월 일 ... 되어 있다면, 이 영역에서는 보통 개방회로로 고려되며 그것을 입증하는 OL 표시가 화면에 나타날 것이다. 만약 미터가 다이오드 검사 기능을 갖추고 있지 않다면, 순방향과 역방향 ... 한다. 1V 이하의 순방향 바이어스 전압에서 곡선이 거의 수직으로 상승하는 것에 주목하라. 순방향 바이어스된 다이오드의 전류는 오로지 다이오드가 연결된 외부 회로나, 다이오드

리포트 | 5페이지 | 1,500원 | 등록일 2019.12.22 | 수정일 2022.03.28

다운로드 장바구니
4장 반파 및 전파 정류 결과보고서

이 다이오드 4개를 이용한 전파 브리지 정류 회로를 지나도록 설계(2)- 두 다이오드를 저항으로 대치하는 경우에 나타나는 주된 효과? 브리지 회로의 소자가 다이오드일 때는 다이오드 ... 를 이해할 수 있었고 좀더 쉽게 정파 전류 회로를 구성하고 탐구해 볼 수 있었다.또한 브리지 구조를 설계하면서 이론(pspice)값과 실험값의 결과가 다름을 보았다. 브리지 회로 ... 회로를 구현하고 실험하였기 때문에 전파 정류 회로의 특성이 나타난 출력 파형을 확인할 수 있었다. (-) 방향이 입력되면 출력도 (-) 값을 갖기 때문에 모두 (+)방향인 파형이 나오게 된다.결과보고서 전자회로실험1 실험일: 년 월 일

리포트 | 8페이지 | 2,000원 | 등록일 2019.12.22 | 수정일 2021.10.13

다운로드 장바구니
2장 다이오드 특성 결렙

와 역방향일 때의 차이를 이해할 수 있었다. 또 다이오드 전류가 주어질 때 다이오드 전압과 DC저항, AC저항을 계산해 볼 수 있었다.(별지) 측정 Datasheet검사SiGe순방향0.6250.322역방향OLOL결과보고서 전자회로설계및실험2 실험일: 년 월 일 ... 한 회로를 조사하여 현재 지식과 경비에 맞추어 구현 가능성을 점검하고 한 가지 주제를 선별해 본격적으로 설계를 진행할 예정이다.결론이번 실험은 다이오드 소자에 관해 정확히 이해 ... 다이오드를 연결하였을 경우 문턱전압에 의해 Si 다이오드는 0.7V, Ge 다이오드는 0.3V의 전압을 보인다. 역방향으로 다이오드가 반대로 연결되었을 경우 개방회로를 나타내는 OL

리포트 | 11페이지 | 1,500원 | 등록일 2019.12.22 | 수정일 2021.10.13

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA ... 를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험 ... 제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① 1-bit Full Adder와 Half Adder의 심볼

리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator

로 한다.전자 계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가지는 것이다. 입력 신호 전압의 덧셈을 출력하는 디지털 회로를 가산 ... 컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. Adder (03)2.1.1 ... -bit Comparator (47)Ⅲ. 결론 (53)Ⅳ. 참고문헌 (54)1Ⅰ. 서론11. 실험 목적본 레포트에서는 베릴로그 HDL을 사용하여 조합 논리를 설계 및 실험

리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
전자기환경공학 레포트

를 밖으로 빼 주도록 접지를 해주어야 한다.Report 3_교재 제4장 4.1정리한계치? 산업체에서 생산되는 전기, 전자, 정보처리장치 등은 동일한 설계에 의해 같은 제조 공정을 거치 ... Report 1_교재 제1장 1.3정리1. 전자시스템에서의 간섭과 EMC 문제1) 전기, 전자장치에서의 간섭 및 EMC 문제EMI 및 EMS는 (잡음원 - 잡음경로 - 장해원 ... 을 규제하고 있으며, 규제의 당위성도 이러한 이유로부터 찾을 수 있다. 일반적으로 통신망을 설계할 때 전자파장해가 일어날 것인가를 반드시 검토해야하며 통신시스템에서의 전자파장해 현상

리포트 | 10페이지 | 5,000원 | 등록일 2019.06.23 | 수정일 2021.05.01

다운로드 장바구니

이전10개 20 21 22 23 242526 27 28 29 다음10개

파워링크

신청하기