• 통합검색(2,353)
  • 리포트(2,201)
  • 자기소개서(120)
  • 논문(15)
  • 시험자료(12)
  • 방송통신대(2)
  • 서식(1)
  • 이력서(1)
  • ppt테마(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

verilog 게임 디지털회로실험 실험12 멀티플렉서 전전설2 디지털집적회로 텀프로젝트 and or not 게이트 인코더 디코더

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료
판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로실험" 검색결과 401-420 / 2,353건

  • 판매자 표지 자료 표지
    [A+] 중앙대학교 아날로그및디지털회로설계실습 7차 예비보고서
    아날로그 및 디지털 회로 설계 실습예비보고서설계실습 7. 논리함수와 게이트소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.02제출날짜2023.11.021 ... 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.전파 지연 시간은 논리회로가 입력신호를 받고서 출력 결과 ... 의 펄스라고 해도 실제로는 시간 축에서 서로 다른 펄스로 인식되어야 하는 경우가 생긴다.따라서 논리회로 설계 시에는 전파 지연 시간을 정확하게 확인할 필요가 있다.AND 게이트
    리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [아날로그 및 디지털 회로 설계실습] 결과보고서(과제)9
    아날로그 및 디지털회로설계 실습(실습9 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 9. 부울대수 및 조합논리회로 ( 4-bit adder )과제1. 다음의 진리표 ... *************1111000101111011111F`=` SMALLSUM m(3,5,6,7)`=`yz`+`xz`+`xy2. 실험에 사용한 XOR Gate의 Data sheet를 참고하여, 74HC86 XOR Gate의 Vcc ... 와 GND가 몇 번 pin인지 쓰시오.Vcc 는 14번, GND는 7번 pin이다.3. XOR Gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오.
    리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14
    다운로드 장바구니
  • 자료 표지
    전기및디지털회로실험 실험 M2. 아날로그 및 디지털 기초 회로 응용 예비보고서
    한다. (직류회로에서의 측정 실험) - 가산기 이전 실험 자료를 참고한다. (논리조합회로의 설계 실험) 4. 실험기기 랩톱 PC, 아두이노 우노 보드, 브레드보드, 전선, 저항, 디지털 ... 전기및디지털회로실험 예비레포트 담당교수 : 학과 : 학번 : 이름 : 목차 실험 명2 실험 개요2 이론 조사2 실험 기기2 예비보고서 문제풀이2 실험 순서3 참고 문헌8 실험명 ... 실험 M2. 아날로그 및 디지털 기초 회로 응용 2. 실험 개요 기존에 수행했던 아날로그 및 디지털 기초 회로의 동작을 아두이노를 이용해 되풀이해보고, 패키지 소자들을 이용해 하드
    리포트 | 8페이지 | 1,000원 | 등록일 2023.06.30 | 수정일 2025.02.19
    다운로드 장바구니
  • 판매자 표지 자료 표지
    교류및전자회로실험 실험1 아두이노 복습 예비보고서
    개요실험은 2-1 학기 ‘전기및디지털회로실험’에 이어서 진행하는 것으로, 효과적인 실험 진행을 위해 아두이노 활용에 핵심적인 내용을 먼저 복습한다이론조사-마이크로 컨트롤러 유닛 ... 교류및전자회로실험예비레포트담당교수 :학과 :학번 :이름 :목차실험 명2실험 개요2이론 조사2실험 기기4예비보고서 문제풀이6실험 순서8참고 문헌12실험명실험 1. 아두이노 복습실험 ... 의 정보를 수집한 후 그 정보들을 토대로 다음 회로의 저항 값(또는 값의 범위)를 정하고 그 이유를 논리적으로 설명하시오. (그림의 저항값은 무시): 데이터 핀 하나에서 공급할 수 있
    리포트 | 12페이지 | 1,000원 | 등록일 2024.06.22
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+
    the Verilog HDL.3) 한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.4) ㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법 ... 디지털 장치 제어를 실험하며 그의 controller를 설계한다. 또한 Behavioral level 모델링, Module instantiation을 이용한 Structural ... 대학교 전자전기컴퓨터설계실험2 실험 교안2) M.Morris Mano, Michael D. Ciletti. Digital Design with an Introduction to
    리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 판매자 표지 자료 표지
    ring,jhonson counter 예비레포트
    (field-programmable fate array)FPGA 는 설계가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND ... , 1000 등이 생성된다.-jhonson counter존슨 카운터는 플립플롭이 피드백 방식으로 직렬로 연결된 디지털 회로 이다. 이 회로는 마지막 플립플롭의 보완 출력이 첫 번 ... 1. 실험 제목 [Verilog Basic, FPGA]2. 실험 목적-fpga를 통해 ring counter, jhonson counter 시뮬레이션3. 관련 이론(1) FPGA
    리포트 | 7페이지 | 1,000원 | 등록일 2022.08.21
    다운로드 장바구니
  • 자료 표지
    (기초회로 및 디지털실험) 4비트 전감가산기 설계 [4 bit adder-subtractor]
    디지털실험설계 02.실험제목 : 4비트 전감가산기 설계 [4 bit adder-subtractor]Ⅰ 설계과정4비트 전가산기와 전감산기의 원리를 이해한다.조건 : TTL IC ... 로부터의 자리올림 Cin을 더해 합 S와 윗자리로의 자리올림 Cout를 출력하는 조합회로이다.전가산기란 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로이다. 전가산기 ... 해 시뮬레이션을 돌리면 다음과 같은 파형이 출력된다.Ⅳ 고찰이번 설계를 통해 전가산기는 컴퓨터 내에서 2진 숫자를 덧셈하기 위한 논리 회로의 하나로서 온 덧셈기라고도 하며, 3개
    리포트 | 5페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16
    다운로드 장바구니
  • 판매자 표지 자료 표지
    FSM회로 구현 예비레포트
    1. 실험 제목 [FPGA Board를 이용한 FSM 회로의 구현]2. 실험 목적-hardware description language(HDL)을 이해하고 그 사용방법을 익힌다. ... -FPGA 의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험 장비Digilent Nexys4 FPGA Board, vivado design ... 과 전자 논리 회로를 설계하는 데에 쓰이는 수학적 모델이다. 간단히 '상태 기계'라고 부르기도 한다.유한 상태 기계는 유한한 개수의 상태를 가질 수 있는 오토마타, 즉 추상 기계라고
    리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+] 중앙대학교 아날로그및디지털회로설계실습 10차 예비보고서
    아날로그 및 디지털 회로 설계 실습예비보고서설계실습 10. 7-segment / Decoder 회로 설계소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.23 ... blank보통 2진수로 표현되는 디지털 회로의 출력은 10진수 방식을 사용하는 7-segment LED에 사용하기 위해 ... 하고자 하는 segment에만 low voltage를 연결하여 선택적으로 LED 점등한다.아래의 은 74LS47 decoder의 핀 구성도, 는 논리회로도, 은 7-segment 출력
    리포트 | 9페이지 | 1,000원 | 등록일 2024.02.17
    다운로드 장바구니
  • 자료 표지
    논리 게이트 및 부울 함수의 구현 결과
    회로실험 결과보고서논리 게이트 및 부울 함수의 구현실험 제목논리 게이트 및 부울 함수의 구현실험 과정기구디지털 멀티미터전원공급기오실로스코프브레드보드과정실험1)SN 7408 회로 ... 고찰5주차 실험은 논리함수 개념과 Gate의 구조 및 기능을 습득하고 부울 대수를 사용한 논리회로 표현 방식 및 등가 회로를 익히는 실험이었다.실험1)에서 사용한SN7408 회 ... 를 결선하고(VCC 전원과 GND 접지는 각각 14번, 7번 핀에 연결) 표와 같이 값을 입력한 후 결과를 확인한다.AB과정 사진00011011실험3)SN7432 2입력 OR 회로
    리포트 | 6페이지 | 1,000원 | 등록일 2021.04.20
    다운로드 장바구니
  • 자료 표지
    8주차 예비 - 인코더와 디코더 회로
    기초회로실험1전자공학부10주차실험제목 : 인코더와 디코더 회로실험목적 : (1) Encoder와 Decoder의 기능을 익힌다.(2) 부호변환 회로의 설계방법을 익힌다.(3 ... ) Seven-segment(숫자표시기)의 사용방법을 익힌다.실험이론상태 혹은 명령들을 그에 대응하는 2진 정보로 변환하는 회로를 encoder라고 하며, 반대로 주어진 2진정보가 어떠 ... 한 상태 또는 명령으로 나타내는 회로를 decoder라고 한다.(1) 디코더(Decoder) : 디코더는 코드화된 입력을 출력으로 변환하는 다중-입력, 다중-출력논리 회로이
    리포트 | 5페이지 | 1,500원 | 등록일 2020.10.01
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+
    화 한다.⑤ 적절한 논리 회로도를 설계한다.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Prelab(1) In-Lab 실습 0/1의 코드를 작성 ... an Introduction to the Verilog HDL.5) 한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.6) ㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법 ... ) Finite State Machine(FSM)- FSM은 정해진 개수의 상태를 가지고, 상태의 천이를 통해 출력을 생성하는 회로로서, 디지털 시스템 제어회로에 폭 넓게 사용
    리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전전설2 실험 1 예비보고서
    실험1. TTL design9/1~9/8전자전기컴퓨터공학부 2019440019 김민지1. 실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 ... 설계 능력을 함양한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL과 CMOS ... = 300Ω[2-4] 1-bit 반가산기와 전가산기에 대하여 논리 회로도 및 동작을 조사하시오.두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리
    리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 설계 및 실습 병렬 직렬 변환회로 설계 verilog
    시킨다. 따라서 병렬 입력을 갖는 시프트 레지스터를 이용하면, 병렬로 입력된 데이터를 매 클럭마다 1비트씩 출력시키는 병렬-직렬 변환회로도 설계할 수 있다. 이 실습을 통해 시프트 레지스터
    리포트 | 3페이지 | 1,000원 | 등록일 2021.03.24
    다운로드 장바구니
  • 자료 표지
    포항공대 포스텍 전자전기공학과 대학원 자기소개서 연구계획
    은 지식을 습득하고자 노력하였던 것이라 말할 수 있겠습니다. 전자기학, 회로이론, 반도체 소자, 신호 및 시스템, 디지털 논리회로, 제어공학 등 전자전기공학의 기초 과목을 충실히 이수 ... 에 관심을 가지고 스스로 기기 구조를 분해하거나 단순한 회로를 조립해보며 전기와 전자의 원리를 체감하곤 했습니다. 고등학교 시절 물리학, 수학 과목에 흥미를 느끼며 논리적 사고와 수리 ... 설계 기술이 필수적으로 요구되고 있다고 봅니다. 저는 대학원 과정에서 초저전력 아날로그 및 디지털 회로 설계 기술을 심층적으로 학습하고, 동적 전압 스케일링(DVS), 클록 게이팅
    자기소개서 | 4페이지 | 4,500원 | 등록일 2025.07.07
    다운로드 장바구니
  • 판매자 표지 자료 표지
    2022학년도 한국해양대 전자전기공학부 편입 자소서
    지원을 위한 학업준비 노력에 대해 기술하시오.)전자기학, 전자회로 등 전공과목 수강 시, 자기주도적인 원리 학습으로 전자전기공학의 깊이를 더했습니다.전자회로 및 디지털회로 실험 등 ... , 양자화, 부호화의 아날로그-디지털 변환 과정을 학습했으며, 기본 게이트를 이용해 논리식으로부터 논리회로를 구성하는 방법 역시 학습했습니다. 편입 후 이를 심화해 신호 처리 및 ... 실험과목을 수강하며, 전기소자의 해석 방법과 소자를 이용한 회로설계를 익혔습니다. 이로써 BJT 및 FET 등 트랜지스터의 특성 및 동작 원리에 대해 학습했습니다. 한편, 회로이론
    자기소개서 | 3페이지 | 3,000원 | 등록일 2023.11.06 | 수정일 2023.11.13
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+
    를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 ... 배치하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인 ... 한다.나. 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL
    리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15
    다운로드 장바구니
  • 자료 표지
    4주차 예비 - 논리 게이트 및 부울 함수의 구현
    기초회로실험1전자공학부4주차실험제목 : 논리 게이트 및 부울 함수의 구현실험목적 : (1) AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념 ... 과 Gate의 구조 및 기능을 습득한다.(2) 부울 대수를 사용한 논리회로의 표현방식 및 등가회로를 익힌다.실험이론(1) NOT(Inverter) : NOT 게이트는 하나의 입력과 출력 ... 을 가지며 논리적 부정연산을 행한다.(2) OR 게이트 : OR 게이트는 입력 중 어느 하나 또는 두 개가 모두 1일 때 출력이 1이 되는 논리 회로를 말한다.(3) AND 게이트
    리포트 | 5페이지 | 1,500원 | 등록일 2020.10.01
    다운로드 장바구니
  • 판매자 표지 자료 표지
    LS일렉트릭 HWP(PLC,HMI)직무 합격자소서
    하고 PLC의 동작원리를 이해하는 데에 필수적인 역량이기 때문입니다."디지털회로 및 반도체 지식"논리회로 수업에서 조합 및 순차 논리회로에 대해 학습하고 타이머와 카운터의 동작원리 ... 해내며 큰 성취감을 느꼈고 이를 업으로 삼겠다는 뚜렷한 목표를 가지게 되었습니다. 이를 위해 통신체계를 제어하는 임베디드S/W 설계역량과 PLC 구조를 이해하기 위한 디지털회로 및 ... 경험을 기술 바랍니다. (최소 200자, 최대 700자 입력가능)HW 직무에서는 디지털회로 및 반도체 지식과 임베디드S/W 설계역량이 중요합니다. HMI 이더넷 통신체계를 파악
    자기소개서 | 3페이지 | 3,000원 | 등록일 2023.09.23
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+
    논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a ... Pre-reportBasic Gates in Verilog날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어의 기본 사용법을 익히고 디지털 ... 하다.), 디자인 재사용이 가능하다.⑥ 회로 기능 변경이 용이하고, 라이브러리화를 지원한다.⑦ 공정 라이브러리에 무관한 설계가 가능하다.- 단점: ① 현재의 논리 합성은 단상 동기
    리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 17일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
8:54 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기